原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
verilog的135个经典编程设计实例
王金明： 《Verilog HDL程序设计教程》
【19~ 3.1 】 4 位全加器
m。dule adder4 (cout , sum ,ina ,inb , c in ) ;
。utput [3 : 0] sum ;
。utput cout ;
input [3 : 0] ina ,inb ;
input c in;
assign {cout, sum} =ina +i nb+c i n ;
endm。dule
【例 3. 2】 4 位计数器
m。dule count 4 (ou t ,reset, c l k ) ;
。utput [3 : 0 ］。ut ;
input res e t , clk;
reg [ 3 : 0] out ;
always @(p。sedge elk)
begin
if (rese t ) out=O; ／／同步复位
else out =out+l ; ／／计数
end
endm。dule
【19~ 3. 3 】 4 位全加器的仿真程序
、 timescale l ns/ lns
、 include ” adder4 . v ”
‘
dq da
1 J
α
。
e e
u a1J r P
mx
.,
／／测试模块的名字
fL
3 nu b
e
:
’ .,
／／测试输入信号定义为 reg 型
reg c in;
wire [3 : 0 ] sum ; ／／测试输出信号定义为 wire 型
wire cou t ;
integer i, j ;
adder 4 adder (sum, cout , a , b , c i n ); ／／调用测试对象
always #5 cin= ~ c i n ; ／／设定 cin 的取值
init ial
begin
a = O; b = O; c i n = O;
f。r (i=l;i16 ; i=i+l )
#10 a =i; ／／设定 a 的取值
end
- 1 -
程序文本
initial
E S U h
i
。 e
n
qz
咱 「 · 「 ·
( -- - rb l
UF
= 1J -- +
i
－ J d I
A
1
o LA
甘 4 」 气 ／／设定b 的取值
end
initial ／／定义结果显示格式
begin
♀monitor ($time，，，”毛d ＋毛d ＋ 毛b＝｛ 告b， 毛d｝ ”， a, b, cin, cout , sum) ;
#160 $
文档评论（0）