H.265低延迟视频传输项目进度分享11022018年.pptx

亚像素运动估计算法Logisim及代码实现2018/11/1大纲2018/11/1Excel实现Logisim实现Verilog代码实现“三步走”实现策略2018/11/1Excel实现插值 a b cd e f gh i j kn p q r第一层搜索SAD最小值第二层搜索SAD最小值Ref_dataOrgi_data2018/11/1运用Excel表格实现运动估计算法基本思路：数据.xlsx实现的表格数据数据.xlsx.xlsxlogisim实现level1SAD,coorRef_dataOrgi_dataa,b,cd,h,nj插值行转列插值level2SAD,coore f gi kp q rpivotdataa,b,c转置再插值2018/11/1算法分成两部分实现第一部分：第一层搜索算法实现第二部分：第二层搜索算法实现基本思想详细设计2018/11/1由于元器件太多了，所以分成两个文件实现。具体如下：完成第一层搜索，首先插值得到行b值，同时将输入的行数据即整像素点转置成列输出插值得到h值，然后再用行转列之后得到的列b值插值得到j值，最后计算得到SAD最小值及其对应的坐标。另外，在插值b的同时，将a,c值同时插出，在转置b值时，a,c也同时转置，之后将其作为输出，输出给第二层的搜索。完成第二层的搜索，从第一层搜索得到转置过后的a,b,c以及转置后的整像素点数据，用这些值可以插值出e,f,g,i,j,k,p,q,r等值以及d,n的值，此时可以复用计算SAD最小值的模块，算出8个部分的最小SAD值，再根据第一层搜索结果的坐标确定第二层的搜索结果。输入每行数据输入为1*24，p0~p23，共24行，即24*24数据块2018/11/1计算插值b值的计算，b值是在设计中是通过17*type2-filter-shift1模块得出的， 17*type2-filter-shift1设计为17个如图一模块组成，封装为一个24输入，17输出的模块如图二。 其中，输入为p0~p23为一行24个整像素点，输出为p4~p19左右的b值图二图一2018/11/1type1,3-filter type2-filter设计原理图type1,3-filtertype2-filter2018/11/1type2-filter logisim实现另：type1,3-filter实现与type2-filter实现类似，不再赘述。2018/11/1计算SAD原理图2018/11/1计算SAD具体实现2018/11/1确定最小值及坐标2018/11/1主要设计思想：一个整像素点周围有8个二分之一像素点，因此该设计有8个输入，输出为最小值和最小值对应的编码。 编码如下：000 ：对应坐标为b(-1,0)001 ：对应坐标为b(0,0)010 ：对应坐标为h(0,-1)011 ：对应坐标为h(0,0)100 ：对应坐标为j(-1,-1)101 ：对应坐标为j(0,-1)110 ：对应坐标为j(-1,0)111 ：对应坐标为j(0,0)确定最小值及坐标2018/11/1确定搜索结果2018/11/1如图所示，8输入的数据选择器，控制信号从第一层得到。代码结构2018/11/1详细设计2018/11/1subpixel_topmodule Subpixe_top( input wire i_clk, input wire i_rst_n, input wire [24*8-1:0] iv_ref_data_mem_p, input wire [16*8-1:0] iv_orig_data_mem_o, output wire [19:0] ov_SAD, output wire [2:0] ov_coor);type1-filter2018/11/1SADmodule SAD( Clock, Sum_en, Clear, Resetn, R, O, Result);input Clock;input Sum_en;input Clear;input Resetn;input [127:0] R;input [127:0] O;output [19:0] Result;2018/11/1SAD2018/11/1vivado综合结果2018/11/1优化2018/11/1滤波器部分修改成流水线设计行转列部分改进设计，目前有新想法，并且已经logisim实现和代码实现。谢谢观看2018/11/1