MC9S12单片机的内核及片上资源.ppt

第三章 MC9S12单片机的内核及片上资源 §3-1 内核结构及引脚 §3-2 内部寄存器 §3-3 堆栈 §3-4 内部存储器 §3-5 复位及时钟 §3-6 中断 §3-7 最小系统设计 内核结构—存储器 以MC9S12DP256为例 256K FLASH 12K RAM 4K EEPROM 电压调整模块及相关引脚 电压调整模块 给内核供电2.5V VDD1.2和VSS1.2：内核供电引脚，之间要接去耦电容 时钟和锁相环及相关引脚 EXTAL、XTAL：接外部振荡器 RESET：接外部复位，低电平有效 XFC：接锁相环滤波电容 VDDPLL、VSSPLL：锁相环供电引脚。使能电压调整模块（ VREGEN 上拉）时，该引脚直接去耦电容。 模式选择及相关引脚 模式选择和PORTE复用 TEST：保留脚，接地 XIRQ：非屏蔽中断 IRQ：可屏蔽中断 模式选择 地址数据总线 PORTA和PORTB作为扩展模式下的数据和地址复用总线，寻址达到64K范围 窄模式下：PORTA为8位数据总线 宽模式下：PORTA、PORTB为16位数据总线 PTK为扩展存储器超过64K时用，不扩展时作为普通I/O口。 扩展窄模式地址线接法 扩展宽模式地址线接法 思考 若使用2片32K*8 bits的SRAM，怎样在扩展宽模式下接地址线？ 如果外部存储器大小超过64K直接寻址范围，怎么办？ ATD模块及相关引脚 VRH、VRL：参考高压和参考低压，一般接5V（隔离）和GND（单点共地）。 定时器及相关引脚 IOC0-7： 输入捕获：捕获外部有效边沿 输出比较：输出一定宽度的脉冲 SPI、PWM及相关引脚 2个SPI口 MISO：主机输入/从机输出 MOSI：主机输出/从机输入 SCK：同步时钟（主机提供，从机接受） SS：从机选择（1-主机，0-从机） 异步串行口及相关引脚 2个SCI： RXD：数据接收 TXD：数据发送 1个SPI 1个BDLC 中断I/O口 作为普通并行I/O口：PORTJ、PORTH 电源引脚 *VDD1、2，VSS1、2：内部逻辑供电 *VDDPLL，VSSPLL：锁相环供电 *-使能电压调整模块（ VREGEN 上拉），该引脚直接去耦电容。 §3-2 内部寄存器 累加器A、B：保存操作数和操作结果，组成16位累加器D。 变址寄存器X、Y：寻址操作、临时数据、参与运算。 堆栈指针SP：中断、子程序调用，暂存数据。堆栈由高地址向低地址生成，栈顶为实栈顶。 程序计数器PC ：存放下一条要执行的指令地址。 §3-3 堆栈 堆栈由高地址向低地址生成，SP总是指向最后进入堆栈的一个字节 实栈顶 ——压栈时先调整堆栈指针（SP←（SP－1）），后保存数据。 ——出栈时先弹出数据，后修改栈顶（SP←（SP＋1）） 子程序调用时，程序返回地址自动压栈、 中断响应后，除断点地址自动压栈外，CPU寄存器Y、X、A、B、CCR也依次自动压栈；执行中断返回指令时，断点地址和CPU寄存器按照和入栈时相反的顺序依次自动出栈。 栈区必须在程序开始部分在内部RAM区指定，即SP的初始化。 中断进栈举例：执行到$80F0处的程序时，CPU响应中断，且此时SP的内容（栈顶）为$3F00，则 §3-4 内部存储器—基本内存空间 内存以页面方式扩展 存储器容量寄存器 1＝寄存器空间为2KB 0＝寄存器空间为1KB 存储器容量寄存器 RAM_SW2-RAM_SW0：分配系统RAM存储空间 寄存器区映射寄存器－INITRG 指定内部寄存器区基址的高5位。 则最小基址是$0000，最大基址为$7FFF(D7=0决定)。 RAM映射寄存器－INITRM EEPROM映射寄存器－INITEE 0=禁用EEPROM 1=使能EEPROM 存储器优先级 上述三个寄存器INITRG、INITRM、INITEE负责将内部资源重新映射 若地址分配出现重叠，按优先级自动屏蔽级别较低的资源 存储器分配优先级： 外部扩展RAM 扩展了外部存储器,内部存储器依然有效,而且优先级高 外部RAM扩展不可以超过64K,否则寻址不到 以扩展16KRAM为例,可以使用译码器把外部RAM地址定位在4000—7FFF,盖掉固定的3E页 前1K寄存器,800—0FFF为EEPROM,2000—3FFF为内部8K的RAM,4000—7FFF为外部16K的RAM,8000—C000页窗,C000—FFFF为页码3F的FLASH 页窗不会被盖掉,只能在RAM上”挖洞” 外部扩展FLASH 必须通过页窗来访问 §3-5 复位及时钟—复位 上电复位 单片机自动检测VDD端的正跳变，启动自动工作。 外部复位 通过RESET引脚加一低电压，拉低超过一定