基于排队论的UM-BUS总线性能建模与评价-计算机科学.PDF

第 44 卷第6A 期 Vo l. 44 No. 6A 计算机科学 2017 年 6 月 CO岛1PUTER SCIENCE June 2017 基于排队论的 UM-BUS 总线性能建模与评估 张少楠1 ， 3 邱柯娓M 张伟功μ 王 晶μ 郑佳欣1 白瑞英M 朱晓燕1 ， 3 (首都师范大学信息工程学院 北京 100048)1 (北京成像技术高精尖创新中心 北京 100048)2 (首都师范大学高可靠嵌入式系统技术北京市工程研究中心 北京 100048)3 (首都师范大学电子系统可靠性技术北京市重点实验室 北京 100048)4 摘 要 UM-BUS 总线是一种具有动态容错能力和远程穿透式访问能力的高速串行总线，其性能模型对 UM-BUS 的综合评估和优化设计具有重要意义。针对 UM-BUS 总线系统，提出基于排队论的性能评估的模型，该模型定性描 述了总线上不同节点之间的数据流关系、数据包到达节点的特征以及在节点处等待处理的特性;定量分析了不同数据 包在总线信道传输的最大延迟、最小延迟以及平均延迟。在 MATLAB 平台上测试了数据包在总线上的等待时间和 传输时间。实验结果可以帮助设计者快速分析总线在实际应用系统中的特性并对其进行优化配置，提高总线的使用 效率。 关键词 UM-BUS 总线，排队论，性能建模，传输延迟 中固法分类号 TP336 文献标识码 A Queuing Theoη-guided Perfonnance Evaluation on Reconfigurable 1目前-speed Device Connected Bus 2 2 1 ZHANG Shacγnan ， 3 QIU K e-ni ,4 ZHANG Wei-gong ,3 WANG J ini ,4 1 1 1 ZHENG Jia-xin BAI Rui-ying ,4 ZHU Xiao-yan ,3 (College of Information Engineering ,Capital Normal University ,Beijing 100048 ,China)1 (Beijing Advanced Innovation Center for Imaging Technology ,Beijing 100048 ,China)2 (Beijing Engineering Research Center of High Reliable Embedded System ,Capital Normal University ,Beijing 100048 ,China)3 (Beijing Key Laboratory of Electronic System Reliability and Prognostics ,Capital Normal University ,Beijing 100048 ,China)4 Abstract UM-BUS is a high-speed serial BUS which has the ability of dynamic fault-tolerance