第三章 quar就usii设计流程.pptVIP

(19) 编辑输入激励信号波形.选中 a 信号，在 Edit 菜单下，选择 Value = Clock… 命令。在随后弹出的对话框的 Period 栏目中设定参数为50ns，点击 OK 按钮。 (1)选中a信号 (2)点击此符号 （3) Period 参数设为 10ns (1)选中b信号 (2)点击此符号 （3) Period 参数设为 20ns (20)重复之前的操作，设置输入信号b的参数 （21）输入激励信号波形编辑完毕后的结果 （22）功能仿真 (2)使用命令Processing=Simulator Tool ，出现模拟器窗口 （1）选择Functional (2) 指定波形文件 (3) 点击Start (4) 点击,看仿真波形 (1)Processing=Generate Functional Simulation Netlist 功能仿真波形 此处已提示 注意：输入波形与输出波形无延时滞后 （23）时序仿真 （1）选择Timing (2)指定波形文件 (3)点击Start (4)点击,看仿真波形 (2)使用命令Processing=Simulator Tool ，出现模拟器窗口 (1)Processing=Generate Functional Simulation Netlist 此处已提示 时延 时序仿真波形 功能仿真没有时间延迟，时序仿真会产生时间延迟及毛刺 VHDL语言正确，时序仿真不一定正确。 时序仿真和器件的真实特性相接近，必须在全程编译后才 能进行时序仿真。 一般情况，我们只进行时序仿真，而不进行功能仿真。因 此在波形文件的输入设定好后，直接点击工具按钮 或使用Processing=start simulation命令，即可进 行时序 仿真。 注意事项： 引脚分配 （1）确定电路的输入/输出端口和引脚的对应关系； （2）将设计结果下载到可编程器件中，使之变成所 希望的集成电路，这个过程称为编程 引脚分配的目的 如果设计者未明确地指定端口和引脚对应关系， 则是把引脚分配的权力交给了编译器； 如果设计者部分地指定了引脚分配关系，则未指 定的引脚分配由编译器自动处理； 如果设计者完全规定了引脚的分配关系，则编译 器将严格遵照设计者的指定形成编程文件。 引脚分配的原则 一般都要求设计者自己完全规定了引脚的分配关系 （24）在 Assignments 菜单下，点击 Pin Planner 命令，出现如下图示。在这个工具中，我们可以为我们的电路的端子分配器件的引脚。在 All Pins 表格中，双击 Node Name 列的 new node 单元，选择所有端口的名字。在同一行的 Location 列，选择要分配的位置。重复操作，为每个端子都分配适当的脚位。 (1)选择Pin:all (2)选择端口 (3)选择引脚编号 （25）在 Assignments 菜单下，点击 Device… 命令。在随后弹出的对话框中点击 Device Pin Options… 按钮，进入 Device Pin Options 对话框。切换到 Unused Pins 页，在 Reserved all unused pins 栏目中，选择 As input tri-stated 。因为我们的设要在开发板上演示，所以把没有用到的管脚设为输入，以避免与开发板上其它电路发生冲突。点击确定按钮，确认设置。回到 Seting 对话框，点击 OK 按钮。 (1)选择Assignments (2)选择Device (3)点击 （1）选中Unused Pins （2）选择input （3）点击确定 （26）在这些均设置好后，选择 Processing 菜单下，点击 Start Compilation 命令，开始再一次编译我们的项目。编译结束后，点击 确定 按钮。 注意事项 编程之前再检查一遍，确保： 已经选定了合适的目标器件； 经过模拟验证，电路的功能和时序关系和预期相符； 输入/输出端口的引脚分配符合要求 。 实际上，编译完成之后就已经产生了编程文件（后缀为.pof），接下来就可以把计算机与实验箱连接，进行程序的烧写与下载，以便在实验箱上验证程序功能，看实验效果。 下载与配置 可编程器件通过专用电缆和计算机相连 下载电缆 Byteblaster 的另一端连接到计算机的并口 USB 接口 可编程逻辑器件 对目标器件编程的步骤 使用命令Tools=Programmer打开编程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中 第一次下载，