基于VHDL的高精度数字频率计的设计与实现.pdfVIP

2013年9月15日 现代电子技术 Sep.2013 第36卷第18期 ModernElectronicsTechnique Vol.36No.18 144 144 基于VHDL 的高精度数字频率计的设计与实现 屈宝鹏，张喜凤，李 想 （陕西国防工业职业技术学院 电子系，陕西 西安 710300） 摘 要：FPGA/CPLD在数字系统开发的应用日益广泛，影响到生产生活的方方面面。电子计数式频率计在各种电子测 量领域应用广泛。为了降低频率计的量化误差，提高频率测量精度，在Quartus Ⅱ9.0开发环境下，用VHDL语言设计了一种 能在1Hz~100MHz频率范围内使频率测量相对量化误差小于10-5 的高精度数字频率计，仿真结果表明，所设计的数字频率 计达到了设计精度要求，并能准确显示测量数值。最后，以Cyclone Ⅱ系列EP2C20F484C7芯片为硬件环境，验证了各项设 计功能的正确性。 关键词：VHDL；频率测量；量化误差；EP2C20F484C7 中图分类号：TN710⁃34 文献标识码：A 文章编号：1004⁃373X（2013）18⁃0144⁃04 Design of high⁃precision digital frequency meter based on VHDL QUBao⁃peng，ZHANGXi⁃feng，LIXiang （ElectronicsEngineeringDepartmentofShaanxiInstituteofTechnology，Xi’an 710300，China） Abstract ：TheapplicationoftheFPGA/CPLDbecomesmoreandmoreextensiveinthedesignofdigitalsystemsandithas affectedpeople’slifedeeply，sotheelectroniccountertypefrequencymeteriswidelyusedinvariouselectronicmeasurement fields.Inordertoreducequantizationerrorofthefrequencymeterandimprovetheaccuracyoffrequencymeasurement，ahigh⁃ precisiondigitalfrequencymeterwhoserelativequantizationerrorislessthan 10-5 wasdesignedwithVHDLlanguageunderthe developmentenvironmentofQuartus Ⅱ9.0.Itsfrequencymeasurementrangeis 1 Hz~100 MHz.Thesimulationresultsindicate thatthedigitalfrequencymetercanmeetaccuracyrequirements，andcanaccuratelydisplaymeasuredvalue.Thecorrectnessof allthedesignedfunctionswasvalidatedwiththeEP2C20F484C7 chipofCyclone Ⅱseries. Keywords ：VHDL；frequencymeasurement；quantizationerror；EP2C20F484C7 电子计数式频率计，较传统的单元电路设计更灵活，同 0 引 言 时大大简化了电路结构的复杂性，提