基于VLSI平台的C51处理器仿真与设计.pdfVIP

下载本文档

2
0
约1.4万字
约 5页
2019-03-14 发布于浙江
举报
版权申诉

基于VLSI平台的C51处理器仿真与设计.pdf

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

2013年6月15日现代电子技术 Jun.2013 第36卷第12期 ModernElectronicsTechnique Vol.36No.12 92 92 基于VLSI 平台的C51 处理器仿真与设计 1 1 2 卢莎，何菁，袁杰（1.南京大学金陵学院，江苏南京 210089；2.南京大学，江苏南京 210093）摘要：传统ISA处理器内部有限的逻辑资源和外部固定的引脚封装大大的限制了它的应用范围。利用FPGA丰富的逻辑资源实现传统MCU中的各个组成部分，底层采用可配置引脚降低硬件设计复杂度，各模块间采用Wishbone总线结构的方式构建系统，可以达到传统MCU无法完成的要求，具有很好的应用前景。使用硬件描述语言，自底向上设计处理核心 80C51，并且与几类通用外设互连组成系统，使用Virtex⁃ⅡPro系列FPGA进行板级验证。板级验证结果表明实现了既定目标，与标准MCU兼容，系统运行稳定。关键词：逻辑资源；VLSI；FPGA；C51处理器中图分类号：TN911⁃34；TP368.1 文献标识码：A 文章编号：1004⁃373X（2013）12⁃0092⁃05 Simulation and design of C51 processor based on VLSI platform LUSha ，HEJing ，YUANJie1 1 2 （1.JinlingCollege，NanjingUniversity，Nanjing 210089，China；2.SchoolofElectronicScienceandEngineering，NanjingUniversity，Nanjing，210093，China） Abstract ：Theinternallimitedlogicresourcesandexternalfixed⁃pinpackage，whichtraditionalmicroprocessorsarecom⁃ posedof，haveseriouslyconstrainedtheirrangesofapplication.MakingfulluseoftheabundantlogicresourcesofFPGAcanim⁃ plementthevariouscomponentsofthetraditionalmicroprocessors.UsingtheconfigurableI/Opinscanreducehardwaredesign complexityinbottomlayer.Wishbonebusstructureisusedasaconnectionbetweenallmodulestobuildasystemwhichcan meet the requirements that the standard microprocessors cannot acquired. The system has a good application foreground. The hardwaredescriptionlanguageisusedinthispapertodesignthebottom⁃upseriesoftheoperatingcoreof 80C51 andconnect thosecoreswithsomegeneralperipheralstobuildaminimalsystem，andrunthesysteminFPGAof “Virtex⁃IIProseries”to performtheboardslevelverification.Theresultfromtheboards