基于虚拟SPM的加速器访存架构-计算机应用技术专业论文.docxVIP

＼麟N删,204,BB53浙江大学硕士学位论义 ＼麟N删,204,BB53 浙江大学硕士学位论义 摘要 摘要 随着处理器体系的发展，在通用多核处理器的结构上扩展加速核形成异构多 核处理器平台，已经成为了高性能计算的趋势之一。在通用多核处理器上集成加 速核，给处理核之间的互连方式的设计、多核平台下的存储层次的设计提出了新 的挑战。异构处理器平台上互连方式与存储层次，将会在通用处理核与加速核之 间构成一个通信接口。 本文围绕通用处理核与加速核之间的数据通信问题，提出了一种基于虚拟 SPM的加速核访存架构。加速核的数据逻辑上存储在本地存储中，物理上存储在 由Cache虚拟化成的SPM中，让加速核通过存储器接口进行数据访问。通用核 通过Cache／存储器接口，可直接访问加速核本地存储中的数据。 本文首先提出了虚拟SPM加速核访存框架模型，加速核与通用核访问数据 具有各自的访存接口，被逻辑上统一为虚拟SPM接口，物理上利用Cache的存 储资源进行高效的访问与通信，同时提高了Cache的利用率。 其次本文制定了虚拟SPM的分配策略，将虚拟SPM的物理地址映射到Cache line，使得cache中的数据分配可以满足加速核对本地存储的访问需求。然而该策 略可能会影响到原来的Cache中的数据。因此本文进一步提出“无效cache line 优先”分配策略，在分配Cache line时尽量减少