原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2017.02 设计与研发
基于FPGA的TIADC并行采样系统设计
简磊，陈莹莹
（四川大学锦江学院，四川眉山，620860）
摘要：介绍一种基于多片ADC的时间交替并行采样设计方法以及在FPGA平台上的实现。着重阐述TIADC并行采样的增益误差、
时间误差校正算法及实现。实验结果表明，TIADC并行数据采集系统的结构设计和预处理算法，能较好抑制因相位偏移、时钟
抖动等造成的非均匀误差。
关键词：TIADC 并行采样技术；时间非均匀误差；Farrow 结构；AD9224 ；FPGA
Design and Implementation of Parallel Acquisition System Based on
TIADC and FPGA
Jian Lei, Chen Yingying
（Jinjiang College, Sichuan University, Meshan Sichuan,620860）
Abstract ：
The design method of a acquisition system based on multi-chip ADC times-interleaved parallel
sampling technology and its realization on FPGA platform are introduced. The time non-uniform error
and gain non-uniform error correction algorithm of time-interleaved parallel sampling system, and the
realization of correction algorithm in hardware are emphasized. Test results indicate that the structural
design of the time-interleaved parallel sampling system and the error correction algorithm can suppress the
non-uniform error, which is caused by phase deviation and clock dithering.
Keywords ：
TIADC parallel sampling techniques; time non-uniform error;farrow structure; AD9224;FPGA
0 引言 进行校正。TIADC并行采集系统中非均匀误差主要有时间误差、
增益误差和偏置误差三种，带来的后果是导致采样信号波形的失
为适应现代测试的需求，对复杂、宽带信号进行快速、精确
的采集，要求测试仪器同时具有高采样速率和高采样精度。但受 真。时间误差是由时钟抖动或者电路布局布线等原因造成时钟到
达每片ADC 的时刻不能完全相同产生的。增益误差是由于ADC芯
ADC模
文档评论（0）