基于时空冗余的容软错误锁存器设计.pdfVIP

第29卷第9期 电子测量与仪器学报 ％f．29No．9 2015年9月 ELECTRONICMEASUREMENTANDINSTRUMENTATION ·1310· OF JOURNAL DOI：10．13382／j．jemi．2015．09．008 基于时空冗余的容软错误锁存器设计 黄正峰1 申思远1 彭小飞1 闫爱斌2 鲁迎春1 摘要：随着集成电路工艺尺寸的不断降低，电路对空间辐射引起的单粒子效应越来越敏感。为了提高电路的可靠性，基 于时间和空间冗余技术提出了一种高性能的容软错误锁存器DSH—cG。该锁存器包括两个内部冗余模块和一个由C单元 与保持器组成的输出级，不但可以过滤上游组合逻辑传播过来的SET脉冲，而且对SEU完全免疫。并且该锁存器适用于门 度平均增加73．5％，并且功耗平均降低44．5％，功耗延迟积(PDP)平均降低31．5％，面积平均增加28．6％。 关键词：锁存器；软错误；瞬态错误