基于CPLD多波形信号发生器设计.doc

南昌航空大学学士论文 PAGE \* MERGEFORMAT 29 绪论 研究内容及意义 高精度的信号源对通信系统、电子对抗以及各种电子测量技术十分重要。随着电子技术的发展,对信号源频率的准确度、稳定度,以及频谱纯度等方面要求越来越高。传统的信号发生器由于波形精度低,频率稳定性差等缺点,已经不能满足许多实际应用的需要。 本系统设计的函数发生器是以可编程逻辑器件CPLD为核心，采用直接频率合成技术，通过数模转换电路，构成一个精度较高，波形稳定的函数信号发生器。较传统的频率合成技术相比,直接频率合成技术（Direct Digital Synthesis，简称DDS），具有频率分辨率高、频率转变速度快、输出相位连续、相位噪声低、可编程和全数字化、便于集成等突出优点,使其得到越来越广泛的应用,成为众多电子系统中不可缺少的组成部分。 在现代电子技术中，信号源在各种实验应用和实验测试处理中应用非常广泛作，为激励源，仿真各种测试信号。本文根据信号波形的产生特点，采用基于 CPLD/FPGA 的 VHDL 硬件描述语言，仿真实现了多波形发生器的设计。仿真结果输出较高精度、稳定的波形信号，可以满足测量或各种实际需要，方便、简易实用。 国内外研究概况 传统的波形发生器多采用模拟电路或单片机或专用芯片，由于成本高或控制方式不灵活或波形种类少不能满足实际需求。目前市场上的数字信号发生器主要采用直接数字合成技术，这种波形发生器不仅可以产生可变频的载频信号、各种调制信号，同时还能和计算机配合产生用户自定义的有限带宽的任意信号，可以为多领域的测试提供宽带宽、高分辨率的测试信号。 从目前发展状况来看，国外数字信号发生器的研制和生产技术已经较为成熟。国内市场上的波形发生器，其电路形式有采用运放及分立元件构成；也有采用单片集成的函数发生器，而在现代电子系统设计中， DDS技术发展迅速，由于其易于单片集成，积小，价格低，功耗小，因此其应用也越来越广泛。并且在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 本文主要内容 本文的设计主要基于可编程逻辑器件CPLD设计多波形信号发生器，由VHDL编程实现，并通过外围数模转换电路，完成函数信号发生器的设计，最后对整个波形发生器进行调试仿真。 第一章为对多波形信号发生器的研究内容及发展的综合概述。第二章为系统设计平台介绍、系统设计方式及原理框图概述。第三章为硬件设计及外围电路方案介绍。第四章为系统的软件设计及各模块的具体功能介绍。第五章介绍了系统调试过程、解决问题及调试仿真结果。第六章是为本次设计作综合总结。 系统概述 2.1 系统设计平台介绍 EDA（Electronic Design Automation）技术作为现代电子设计技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动完成逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。 本系统通过可编程逻辑器件CPLD设计，其特点是直接面向用户，具有极大的灵活性和通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低，工作可靠性好等，CPLD器件的设计可分为设计输入，设计实现和器件编程三个步骤及相应的功能仿真，时序仿真和器件功能测试三个验证过程。 可编程逻辑器件CPLD设计流程如图2.1所示： 图2.1 可编程逻辑器件设计流程图 如图2.1所示，设计输入可分为两种类型，图形输入和HDL文本输入，常用的有原理图输入和应用硬件描述语言设计输入，在下载之前，通过软件进行综合和仿真，这种设计方法可以节约设计周期，设计灵活性，成本低。由于其可编程特性，可以通过软件对系统功能进行修改，易于更改和开发。 在硬件描述语言方面，本系统采用了VHDL硬件描述语言， VHDL[全名是VHSIC(Very High Speed Integrated Circuit) Hardware Description Language]是EDA技术的重要组成部分,由美国国防部发起创建，由IEEE (The Institute of Electrical and Electronics Engineers)进一步发展并发布，是硬件描述语言的业界标准之一。VHDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力。相比其他硬件描述语言，VHDL 的优势表现在以下几点： VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现