基于FPGA高速并行采样技术的探究.pdfVIP

2011年 3月 1日 现代电子技术 M ar．2011 第 34卷第 5期 ModernElectronicsTechnique Vo1．34No．5 基于FPGA高速并行采样技术的研究 洪 萌，耿相铭 (上海交通大学 电子工程系，上海 200240) 摘 要 ：介绍一种基于四通道 ADC的高速交错采样设计方法 以及在 FPGA平 台上 的实现 。着重阐述 四通道高速采样 时钟 的设计与实现、高速数据的同步接收以及采样数据的校正算法 。实验及仿真结果表 明，同步数据采集 的结构设计和预 处理算法，能 良好抑制并行ADC输出信号因相位偏移、时钟抖动等造成的失配误差。 关键词 ：交错采样 ；高速采样 时钟 ；同步接收 ；信号处理 中国分类号 ：TN911-34 文献标识码 ：A 文章编号 ：1004—373X(2011)05—0180—03 ResearchofHigh—speedParallelSamplingTechnologyBasedon FPGA HONG M eng。GENG Xiang—ur ing (ShanghaiJiaotongUniversity，Shanghai200240，China) Abstract：Thedesignmethodofahigh-speedinterleaved samplingsystem basedon four-channelanalog—to-digitalcon— verter(ADC)anditsrealizationonVirtex-5FPGA platform ofXilinxareintroduced．Thedesignoffour-channelhigh—speed samplingclock，thesynchronusreceivingmethodofhigh—speeddataandcorrectionalgorithm ofsamplingdataareemphasized． Simulationresultsindicatethatthestructura1designofthesynchronusdatasamplingsystem andthepre-processingalgorithm cansuppressthemismatcherrorofparallelADCoutputsignal，whichiscausedbyphasedeviationandclockjittering． Keywords：time-interleavedsampling；high-speedsamplingclock；synchronousreception；signalprocessing 序合并后，可达到一路 ADC采样速率m倍的效果。图1 0 引 言 是四路采样时序结构，理想条件下各路时钟相位依次相 高速、超宽带信号采集技术在雷达 、天文和气象等 差 9O。。 领域应用广泛。高采样率需要高速 的模 ／数转换器 (ADC)。目前市场上单片高速ADC的价格 昂贵，分辨 率较低 ，且采用单片超高速 ADC实现 的数据采集对 FPGA的性能和 PCBE妇布局布线技术提出了严峻的挑战。 利用时间交叉采样原理[2]，对同一信号用多个相对 较低速 的ADC并行采样是可行 的。本文针对某项 目 要求构建了四路采样率为 400MHz的 ADC和高性能 FPGAE。接 口处理平 台，实现 1．6GHz数据采集 。着重 讨论 了ADC采样时钟 的设计 、数据 同步接收和校正预 处理等关键技术，并提出软硬件优化方案 。 图 1