基于MPC92433的高频时钟电路的设计.pdfVIP

第 20卷 第 14期 电子设计工程 2012年 7月 V01．20 No．14 ElectronicDesignEngineering Ju1．2012 基于MPC92433的高频时钟 电路的设计 白长河 ．刘大成 (92785部队河北 秦皇岛 066200) 摘要 ：提 出一种 高频时钟 电路 的设计 方案 。利用一款先进 的可编程 时钟合成 器MPC92433，基于 FPGA的控制 ，实现 4 对 LVDS信 号输 出。系统经过测试 ，输 出时钟信号频率达到 1GHz，可 以广泛应用到各种数字电路设计 中。 关键词 ：MPC92433；高频时钟 ；I2C；FPGA 中图分类号 ：TN761 文献标识码 ：A 文章编号 ：1674—6236(2012)14—0048—02 DesignofhighfrequencyclockbasedonMPC92433 BAIChang-he，LIUDa—cheng (92785Troops，Qinhuangdao066200，China) Abstract：A realizationschemeisproposedtodesignahighfrequencyclock．UsingMPC92433thatisanew kindofhigh— poweredClockcompandsourceICdesignedbyFreescaleSemiconductorInc，realized4-oppositeLVDSsignaloutputbasedon FPGA．Thedebuggingresultprovedthatthecircuitcanrealize1GHzclocktooutput，designeddigitalmodemscanapplyit abroad． Keywords：MPC92433；highfrequencyclock；I2C：FPGA 时钟信号是任何数字电路设计的基础，而时钟源是雷达、通 部 晶振 的频率基准 ，一个 LMC0MS兼容的时钟信号用来作为 信、测试仪器等电子系统实现高性能指标的关键 ，很多电子设备 PLL参考信号 。内部 晶体振荡器被分频后与 PI上相乘 ，VCO 和系统功能的实现都直接依赖于高性能的时钟源。文 中选择时 (航 向控制振荡器)内部 PLL动态范 围为 l360～2850MHz， 钟合成器 MPC92433+FPGA的方式设计高频时钟源 ，实现了4 其输出通过 I2C(InterIntegratedCircuit)或并 口配置。晶体振 路 LVDS(LowVoltageDifferentialSignals)电平信号输出。 荡器频率 L、PLL预分频器P、反馈分频器 M 和 PLL后分频 MPC92433是一款高性能时钟合成源-，它是 3．3V兼容 、 器 N共 同决定输 出频率。PLL反馈通道是 内部的．分频器 N PLL针对性的时钟合成器 ，输 出 LVPECL电平标准差分信号 通过 I2C或并口配置可提供7种 比例配置 (2，4，6，8，12，16，32)， 的频率范围为42．50-1468MHz．最大时钟抖动为 10psqGHz， 同时它具有扩展性，可提供 50Q 占空 比。高频输 出端 QA和 同时具有芯片体积小、功耗低等优点，因此可 以很容易地实 QB输出差分信号，并且QB可以配置为运行在任何 1x或 1／ 现高频时钟信号的合成 。 2x的时钟频率或QA输出。 FPGA选择 Xilinx公司的Spaaan系列 中的 XC2S200E芯