SOPC设计流程简介内容资料.ppt

二、PLL设置 二、PLL设置 二、PLL设置 三、连线以及添加管脚 自动添加管脚 自动添加管脚 添加完成后，保存，编译。 四、分配管脚 四、分配管脚 四、分配管脚 全部修改完成后点击OK SOPC设计流程简介 讲解人：涂政 TIPS： 实验板DE2-115中Cyclone IV FPGA芯片在Quartus II10.0以后的版本之后才支持。 相关资源：/outgoing/release/ QuartusII需要破解后使用，NiosII IDE不需要另外破解 本示例流程所用的是QuartusII 11.0版本以及NiosII 11.0版本。 第一部分：SOPC BUILDER 新建一个工程 打开SOPC Builder设计界面 定制NiosII处理器 配置和连接外设 分配地址和中断 生成系统 一、新建一个工程 打开quartus，点击File - New Project Wizard 点击next到器件选择对话框 选择device family：Cyclone IV E 选择device： EP4CE115F29C7 点击Finish完成Project的创建 二、打开SOPC BUILER 设计界面 先点击file-new新建一个bdf文件 然后选择tool-sopc builder 打开设计界面 进入SOPC builder界面后先给自己的sopc起一个名字 点击OK 设置SOPC系统时钟 三、定制NIOSII处理器 先在左边的library里面找到nios II processor 在弹出的对话框中先选择core：Nios II/f,其它不管，点击next Instruction Cashe改为8k Data cashe 设为none 点击finish完成cpu的创建 四、配置和连接外设 必须的外设：SDRAM controller 、EPCS controller、system ID peripheral、JTAG UART 实验板上的led、switch、button都属于PIO，配置多个时可重复加入PIO，然后rename即可。 如果需要用到实验板上其它的模块（如：LCD显示屏，VGA接口、USB接口等）请自己查找相关的教程，根据教程加入相应的外设模块。 SDRAM 在配置里面将presets改为custom，data width改为16，点击finish 同样在library里面找到SDRAM controller EPCS controller System ID peripheral JTAG UART 都保持默认设置不变，直接点击finish PIO 所有外设添加好了以后建议大家都rename一下，特别注意system ID peripheral一定要重命名为sysid，(默认的为sysid_0) 然后双击cpu模块 将reset Vector 的memory 改为 epcs controller 将exception Vector的 memory 改为 sdram 然后直接点击finish 五、分配地址和中断 利用工具中的自动分配地址和中断功能进行自动分配 六、生成系统 然后点击exit ，开始在quartus中的设计。 第二部分：QUARTUS II 在QuartusII中完成自己的逻辑设计 编译 进行引脚分配 下载硬件逻辑 一、添加CPU 由于SDRAM的clk要求比CPU的clk相移-75度，所以我们需要创建一个PLL实现这个功能。 二、PLL设置