- 1、本文档共18页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
高级ASIC芯片综合
翻译者:阿信
使用Synopsys公司的 Design Compiler Physical Compiler 和PrimeTime
第二版
目录
写在前面
前言
前言
事实证明,相对于集成电路IC设计规模半导体产业是相对??。作为一个团体,80年代中期,每个芯片集成了大约1000个晶体管,我们称之为大规模集成电路(LSI),仅仅在大约两年后,每个芯片的晶体管集成数量就达到了1万~10万个,我们所用的术语也迅速的变成了甚大规模集成电路(VLSI)。
Preface 前言
这本书的第二版描述了一些使用Synopsys公司的一套工具在ASIC芯片设计中的高级概念和技术,包括ASIC芯片综合,物理综合,形式验证和静态时序分析等。另外,对ASIC的整个设计流程和沈亚微米(Very-Deep-Sub-Micron)设计技术作了详细的介绍。
这本书的重点是在Synopsys 工具的实时使用上,用工具去解决在深亚微米尺寸领域的各种问题。将展示给读者解决在亚微米ASIC设计复杂问题的有效设计方法。重点就在HDL的编码风格,综合和优化,动态仿真,形式验证,可测性设计DFT扫描链的插入,版图设计的连接,物理综合和静态时序分析。在每一步,确定设计流程中每一段的问题,问题的解决方法并围绕此问题展开详细的论述。另外,关于版图设计的关键问题,比如时钟的综合和最后的集成也作了较长篇幅的讨论。最后,这本书深入的讨论了基本的Synopsys技术库和编码风格,综合优化技术。
这本书的读者对象是刚刚工作的ASIC设计工程师和学习过ASIC大规模集成电路设计与可测性设计课程的高年级学生。这本书并不是想取代Synopsys的参考手册,而是为任何参与ASIC设计的人员而写。同时,这本书对那些没有版图能力或者自己有技术库但是需要其他公司来做后端集成和最终制造器件的计者(和公设司)都是很有用。因为到深亚微米技术会遇到各种各样的问题,本书提供了可选择的;
这本书同时也介绍了设计人员对不同EDA工具商提供的各种工具时所面临常见问题的解决方法。
这本书中的所有Design Compiler命令都更新为Tcl版本的命令。为了尽量反映最新版(2000.11—SP1)的Synopsys的这套工具,这些命令都作了及时的更新。
各章概要
第一章简要介绍了用Synopsys 工具设计ASIC流程时各种不同平台。这个设计流程在此作了精简的描述,从概念到流片。这一章对那些想学习ASIC设计的整个流程但还没有钻研过芯片设计到集成的整个流程的设计者是非常有用的。
第二章论述了第一章中描述的ASIC设计流程中的实践方面的问题。初学者可以把这一章作为指导手册。有使用Synopsys工具经验的设计者可以把这一章作为有益的参考。没有使用Synopsys工具作综合经验的读者可以先跳过本章,在读完后续章节后再读这一章。
综合的基本概念在第三章有详细的解释。这些综合术语的概念贯穿到后面的所有章节。读者将会发现这些信息非常有用,可以对这些工具及工具的使用环境有一个基本的理解。
第四章对Synopsys技术库做了基本的讲述。设计这常常对技术库的技术细节不够了解,同时这些库包含了各种具有不同驱动能力的库单元。然而,一个拥有丰富单元的库往往决定了综合的最终质量。因此,这一章就从设计者的角度来讲述Synopsys技术库。集中讲述延迟的计算方法和其他技术,这些技术主要用来改变技术库的行为,提高综合的质量。
合适的功能划分和好的编码风格是获得好的输出结果的必然要求。第5章讲述了各种技术来指导读者该怎样做合适的功能划分来达到预期的优化目标。另外,这一章也讲述了HDL的编码风格,并举出多个附有点评的例子来引导读者编写出逻辑速度更快面积更小的设计。
Design Compiler综合和优化所使用的命令在第6章作了描述。这一章包含了对Synopsys工具的初学者和有经验的人员都非常有用的信息。这一章注重实际应用。这一章列举了数个例子来指导读者对这些命令的使用。
第7章讨论了为满足时许和面积要求的优化技术。在老版本的DC和新版本的DC都有讲述,重点是新版本。重点讲述了Design Compiler 中采用的新的优化技术“TNS”。同时对各种逻辑优化技术也作了详细介绍。另外,对不同编译策略的优点和缺点也给出了详细的讨论。
可测性(DFT Design For Test)设计技术越来越成为ASIC设计工程师考虑的一大要素。第8章对当今设计界所使用的各种DF
文档评论(0)