wf-流水线技术-概念性能.pptVIP

流水线技术 Pipeline Illustrated: Performance Model Starting from an unpipelined version with propagation delay T and BW = 1/T Ppipelined=BWpipelined = 1 / (T/ k +S ) where S = delay through latch Hardware Cost Model Starting from an unpipelined version with hardware cost G Costpipelined = kL + G where L = cost of adding each latch, and k = number of stages Cost/Performance Trade-off 4、流水深度k 2、流水线性能分析 T S S T/k T/k k-stage pipelined unpipelined 2、流水线性能分析 G L L G/k G/k k-stage pipelined unpipelined 2、流水线性能分析 Cost/Performance: C/P = [Lk + G] / [1/(T/k + S)] = (Lk + G) (T/k + S) = LT + GS + LSk + GT/k Optimal Cost/Performance: find min. C/P ? k k C/P G =an unpipelined version with hardware cost T =an unpipelined version with propagation delay S = delay through latch L = cost of adding each latch 2、流水线性能分析 5. 流水线性能分析举例 例3.1 在静态流水线计算  求：吞吐率，加速比，效率。 解：(1) 确定适合于流水处理的计算过程 (2) 画时－空图 (3) 计算性能 2、流水线性能分析 2、流水线性能分析 2、流水线性能分析 存储器访问 LMD ← Mem[ALUoutput]　 或 Mem [ALUoutput] ← B 　1、流水线的基本概念 分支操作 if（cond）PC ← ALUoutput 　　　 else PC ← NPC 　1、流水线的基本概念 （5）写回周期（WB）　　 不同指令在该周期完成的工作也不一样。 　1、流水线的基本概念 寄存器―寄存器型 ALU 指令 Regs[IR16 ..20] ← ALUoutput 寄存器―立即值型 ALU 指令 Regs[IR11 ..15] ← ALUoutput 执行 / 有效 地址计算 （ EX ） 存储器访问 （ MEM ） 4 指令译码 / 读寄存器 （ ID ） 取指令 （ IF ） PC 指令存 储器 IR A L U A D D NPC 寄 存 器 符号 位 扩展 16 Imm A B M U X M U X 32 = 0 ? ALU output cond 数据 存储 器 LMD M U X M U X 写回 （ WB ） 写回周期的操作 　1、流水线的基本概念 Load 指令 Regs[IR11 ..15] ← LMD 　1、流水线的基本概念 3. 分支指令需要4个时钟周期，　其它指令需要5个时钟周期 　　　假设分支指令占总指令数的12％，则： 　 CPI＝4.88 　 上述实现无论在性能上，还是在硬件开销上，都不是优化的。 　1、流水线的基本概念 3.2.2 基本的DLX流水线 一种简单的 DLX 流水线 我们可以把3.2.1中的数据通路流水化：每个时钟周期启动一条新的指令。 这样，该数据通路中的每一个周期就成了一个流水段。 2. 简单DLX流水线的流水过程 第一种描述（类似于时空图） 第二种描述（按时间错开的数据通路序列） 　1、流水线的基本概念 一种简单的DLX流水线 IF ID 2 IF ID EX 3 IF 1 时钟周期 IF ID EX MEM 4 IF ID EX MEM WB 5 ID EX MEM WB 6 EX MEM WB 7 指令i 指令i+1 指令i+2 WB MEM 指令i+4 WB 指令i+3 9 8 指令编号 　1、流水