ADC、DAC选型与匹配电路设计.pptVIP

ADC、DAC选型与匹配电路设计 目录 DAC评估环境 DAC选型关键指标 AQM匹配设计 DAC使用外部高频时钟的优点 DAC与IQ调制器配合校准本振泄露与镜像 IQ调制器最大输出功率、噪声系数与ACPR计算 DAC与IQ调制器之间的低通滤波器设计 ADC评估环境 ADC等效噪声系数计算 ADC采样时钟的要求与中频的选择 时钟抖动对ADC SNR的影响 相噪与时钟抖动的转换 ADC前端驱动电路设计 ADC满量程均值功率计算 ADC SFDR、SNR、IM3要求 测试灵敏度时通道最小增益要求 测试阻塞信号时通道最大增益要求 DAC评估环境 DAC关键指标 DAC关键指标 底噪与SFDR分析： 底噪 以WCDMA为例，3GPP协议对系统带外杂散的要求是-30dBm/1MHz。 IQ调制器的输出为-15dBm，功放输出为46dBm（40W），那么整个下行系统的增益为46 - (-15) = 61dB。 为了满足协议的要求那么DAC的底噪水平要低于-30 – 61 -10lg(1M) = -151dBM/Hz。 SFDR AD9148 SFDR为65。 IQ调制器的输出为-15dBm，下行总增益为61dB，那么杂散水平= -15 + 61 – 65 = - 19dBm/3.84M = -24.84 dBm/1MHz，需要介质滤波器或腔体