Cadence画PCB傻瓜式教程.pdfVIP

一．原理图 1．建立工程 与其他绘图软件一样，OrCAD 以 Project 来管理各种设计文件。点击开始菜单，然后依次 是所有程序—打开cadence 软件—》一般选用Design Entry CIS，点击Ok 进入Capture CIS。 接下来是 File--New--Project，在弹出的对话框中填入工程名、路径等等，点击 Ok 进入设 计界面。 2 ．绘制原理图 新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1 ，右侧有工具栏，用于放置 元件、画线和添加网络等等，用法和Protel 类似。点击上侧工具栏的Project manager （文 件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图 文件名、设置原理图纸张大小和添加原理图库等等。 1） 修改原理图纸张大小： 双击SCHEMATIC1 文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size 中可以选择单位、大小等； 2 ） 添加原理图库： File--New--Library，可以看到在Library 文件夹中多了一个library1.olb 的原理图库文件，右 键单击该文件，选择Save，改名存盘； （注意：在自己话原理图库或者封装库的时候，在 添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能 在原理图里面布线的时候通不过，没法对齐，连不上线！） 3 ） 添加新元件： 常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好 的元件。右键单击刚才新建的olb 库文件，选New Part，或是New Part From Spreadsheet， 后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片 Datasheet 中的引脚描述表格中直接拷贝、粘贴即可（pdf 格式的Datasheet 按住Alt 键可 以按列选择），可以批量添加管脚，方便快捷。 4 ） 生成网络表（Net List）： 在画板PCB 的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是 查 缺补漏。可以为元件 自动编号，在工程管理界面下选中.dsn 文件，然后选 Tools--Annotate ，在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置 即可。进行DRC 检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的 设计错误。DRC 之后可以尝试去生成网络表了，还是在工程管理界面下，选Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的 过程中如果出错，可以通 Windows--Session Log 查看出错的原因， （第一次用 cadence 画板子，免不了会出很多错误，通过查阅报表的错误原因，做好记录，是学好该软件的捷径） 比如说有元器件忘了添加封装等。 5 ） 更新元件到原理图： 当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有 100 个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache 文件夹，选 中刚才修改的元件，右键单击选择Update Cache，一路yes 下去即可将原理图中该元件全 部更新。 注意：在生成网表的时候，经常报错一定要注意，在自己画的原理图库或者是封装库的时候， 一定要有系统的存放，按照一定的规则命名，在添加的时候，原件要把自己所画的封装库的 路径添加上，要不然，是不能正确生成网表的。同时，这样方便以后工程的调用 6 ） 一些细节： 画原理图时的放大和缩小分别是按键“i” （Zoom In ）和“o” （Zoom Out ）和Protel 有所区别； 在创建元件封装的时候，除了GND 可以同名以外，不能有其他同名的管脚，否者报错，不 过貌似报错也没有影响，因为打开OrCAD 自带的元件库时（比如Xilinx 的FPGA），也有 除GND 外的同名管脚；添加网络标号的快捷键是“n”，不过在OrCAD 中网络标号无法复制， 记得Protel 中是可以通过复制已有的网络标号来添加新的网络标号的。 二．PCB 1．建立电路板，设定好相关参数 首先是打开PCB 编辑器——开始--所有程序-- Allegro SPB 15.5--PCB Editor，在弹出的对 话框中选择Allegro PCB Design 610