线性移位寄存器LFSR电路设计.docxVIP

下载本文档

6
0
约1.63千字
约 3页
2019-07-17 发布于湖北
举报
版权申诉

线性移位寄存器LFSR电路设计.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

HYPERLINK /qiweiwang/archive/2011/03/11/1981653.html 线性移位寄存器LFSR电路设计 HYPERLINK /qiweiwang/archive/2011/03/11/1981653.html ? 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 module LFSR? ( ????input clk, ????input rst_n, ????output out ); ?? reg [9:0] q=10b1010101010; wire tap = q[2]^q[9]; assign out = q[9]; ?? always @ (posedge clk,negedge rst_n) if(!rst_n) ????q = 10b1010101010; else ????q = {q[8:0],tap}; endmodule 将LFSR赋初始值1010101010，最低为q0=q2 xor? q9,输出为最高位q9; 测试程序如下： HYPERLINK /qiweiwang/archive/2011/03/11/1981653.html ? 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 `timescale 1 ns/1 ns module LFSR_tb(); ?? localparam? T=20; // clock period??? ?? reg???? clk,rst_n; wire??? out; ?? LFSR LFSR_tb ( ????.clk(clk), ????.rst_n(rst_n), ????.out(out) ); ?? ?? always? begin ????clk = 1b1; ????#(T/2); ????clk = 1b0; ????#(T/2); end ?? initial begin ????rst_n?? = 1b1; ????#(T/2); ????rst_n?? = 1b1; ????#(100*T); ????$stop; end ?? endmodule 功能和时序仿真结果如下：测试文件如下： HYPERLINK /qiweiwang/archive/2011/03/11/1981653.html ? 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 `timescale 1 ns/1 ns module LFSR_tb(); ?? localparam? T=20; // clock period??? ?? reg???? clk,rst_n; wire??? out; ?? LFSR LFSR_tb ( ????.clk(clk), ????.rst_n(rst_n), ????.out(out) ); ?? ?? always? begin ????clk = 1b1; ????#(T/2); ????clk = 1b0; ????#(T/2); end ?? initial begin ????rst_n?? = 1b0; ????#(T/2); ????rst_n?? = 1b1; ????#(100*T); ????$stop; end ?? endmodule 功能和时序仿真如下：路漫漫其修远兮，吾将上下而求索