matlab_C语言_verilog之间的区别.docVIP

C语言、verilog与Matlab语言的运算符号的区别 C语言 verilog Matlab 功能描述 *，/，+，- 乘除一般不能直接写 *，/，+，- 乘，除，加，减 % % rem（x,y） 取余（在matlab中%表示注释） ！ ！（逻辑非） ~ 取反即非 逻辑与 || || | 逻辑或 ,,= = ,,= = ,,= = 大于，小于，等于 =,= =,= （=也是非阻塞赋值符号） =,= 大于等于，小于等于 ！= ！= ～= 不等于 = = = ！= = 条件相等和条件不相等 ～ ～ 无 位反相 无 按位逻辑与 ｜ ｜ 无 按位逻辑或 ^ ^ 无 异或 ~^ ~^ 无 同或 无 右移 无 左移 一行注释：// 多行注释：/* */ 同c语言 一行注释：% 注释 ?: ?: 无 等同于if-else 叙述 {} begin end等同于{}，执行语句多于一句就要用begin end包含起来； verilog中{}是拼接运算符，例：{a[0] , b[14:0]} ｛｛｝｝为复制算子：｛3｛2‘b10｝｝结果是6’b101010 fork join也等同于｛｝，与begin end 的区别是，前者内部的语句是并行执行的，后者内部的语句是顺序执行的。 十进制：直接表示 八进制：以0开头，例如0123； 十六进制：0x开头 （在一个整常数后面加上一