第3章EDA设计流程及其工具学习课件.pptVIP

(7)高速性能好。 A/D数据采样控制：12MHzMCS51：20KHz 100MHz FPGA：50MHz 8位FIR数字滤波器（8阶）： FPGA：104MSPS (Million Samples Per Second兆采样数/秒 ） 达到相当速度的DSP需要执行指令速度为832 MIPS (Million Instructions Per Second兆条指令) (8)纯硬件系统的高可靠性。 精品 3.5 常用EDA工具软件 一、EDA工具大致可分为如下五个模块： 1、 设计输入编辑器。 2、仿真器。 3、HDL综合器。 4、适配器(或布局布线器)。 5、下载器。 精品 二、 MAX+plusII概述 具有一定的典型性和一般性 MAX+plusII是Altera提供的FPGA／CPLD开发集成环境，Altera是世界最大可编程逻辑器件供应商之一。MAX+plusII界面友好，使用便捷，被誉为业界最易用易学的EDA软件。 精品 第3章 EDA设计流程及其工具 3.1 EDA技术的实现目标 完成专用集成电路ASIC的设计和实现 ASIC：Application Specific Integrated Circuit专用集成电路，是具有专门用途和特定功能的独立集成电路器件。 精品 ASIC的实现途径： 精品 1、超大规模可编程逻辑器件 FPGA：Field Programmable Gate Array 现场可编程门阵列 CPLD：Complex Programmable Logic Device 大规模可编程逻辑器件 特点：直接面向用户，具有极大的灵活性和通用性，使用方便．硬件测试和实现快捷，开发效率高，成本低，上市时间短，技术维护简单，工作可靠性好等。 精品 2、半定制或全定制ASIC 统称为掩模(MASK)ASIC，或直接称ASIC。 特点：用户设计IC，IC 厂家生产 三种级别： A、半导体元件、连线的大小与尺寸，电路全定制 B、片内晶体管固定，用户设计连线 半定制 C、库内含标准单元，如SSI逻辑块、MSI逻辑块、数据通道模块、存储器、IP，乃至系统级模块。用户在EDA工具上进行开发/粘贴。 精品 3、混合ASIC 混合ASIC：指既具有面向用户的可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如CPU、RAM、ROM、硬件加法器、乘法器、锁相环等。 Xilinx和Altera公司已经推出了这方面的器件，如Virter-II Pro系列和Stratix系列等。混合ASIC为SoC的设计实现成为便捷的途径。 精品 3.2 基于VHDL的自顶向下设计方法 1、传统电子系统的设计方法--自底向上 首先确定构成系统的最底层的电路模块或元件的结构和功能．然后根据主系统的功能要求，将它们组合成更大的功能块，使它们的结构和功能满足高层系统的要求。以此流程，逐步向上递推，直至完成整个目标系统的设计。 例：对一个电子系统的设计，首先决定使用的器件类别和规格，如74系列的器件、某种RAM和ROM、某类CPU或单片机以及某些专用功能芯片等；然后是构成多个功能模块，如数据采集控制模块、信号处理模块、数据交换和接口模块等，直至最后利用它门完成整个系统的设计。 精品 特点是必须首先关注并致力于解决系统最底层硬件的可获得性，以及它们的功能特性方面的诸多细节问题；在整个逐级设计和测试过程中，始终必须顾及具体目标器件的技术细节。在这个设计过程中的任一时刻，最底层目标器件的更换，或某些技术参数不满足总体要求，或缺货，或由于市场竞争的变化，临时提出降低系统成本，提高运行速度等等不可预测的外部因素，都将可能使前面的工作前功尽弃，工作又得重新开始。 结论：是一种低效、低可靠性、费时费力、且成本高昂的设计方法。 精品 2、EDA--自顶向下的设计方法 (1)提出设计说明书，即用自然语言表达系统项目的功能特点和技术参数等。 (2)建立VHDL行为模型。可使用VHDL的所有语句而不必考虑可综合性。还可包括ASIC或FPGA以外的器件，如RAM、ROM、单片机，可根据这些外部器件的功能特性设计出VHDL的仿真模型，将它们并入主系统的VHDL模型中。事实上，有许多公司提供各类流行器件的VHDL模型，如51、PIC、386模型等。建立一个完整统一的系统行为模型