4104Muon子鉴别器读出电子学-3.docVIP

第四章 BESIII探测器 北京正负电子对撞机重大改造工程初步设计 PAGE 2 PAGE 1 BESIII μ子鉴别器读出电子学系统 μ子鉴别器由阻性板探测器(RPC)组成，阻性板探测器上布有感应条，感应条上的感应信号代表了粒子击中的位置信息。整个μ子鉴别器共有9088（桶部：4992；端盖部：4096）个电子学通道。μ子鉴别器读出电子学系统的任务是把上述位置信号转换成数据，在触发信号到来时，将好事例的数据加头文件，并存入事例缓冲器，等待DAQ的处理。 μ子鉴别器读出电子学系统由5个VME的读出插件组成；每个VME的读出插件有16个数据读出链；每个链负责收集256个阻性板探测器的感应条的数据。这样，μ子鉴别器读出电子学系统可并行扫描10,240个数据，满足阻性板探测器9088个电子学通道数据获取的要求。 μ子鉴别器读出电子学系统还包括测试子系统。在读出电子学系统停止取数时，测试子系统负责对其进行测试。 电子学设计条件 1. 探测器输出信号 BESIII的μ子鉴别器的阻性板探测器感应条信号如图4.10-40所示。 阻性板探测器的输出信号特性如下： 信号幅度典型值(50?)：700 mV 信号最小幅度(50?)：100 mV 信号最大幅度(50?)：800mV 信号延迟时间： 50 ns 图4.10-40 阻性板探测器典型输出信号 2. 期望的事例击中率 阻性板探测器的事例率约和海平面宇宙线相当，为400 Hz/m2；在该事例率的条件下，在1μs 的窗口下，偶然事例的击中率约为每事例20道。击中率和宇宙线、阻性板探测器的噪声以及本底有关。物理事例率也相当低，每次事例也仅有几十道被击中[1]。μ子鉴别器的阻性板探测器是低噪声和低事例占有率的探测器。事例击中率为0.10～0.25 Hz/cm2。 3. 死时间 前端电子学读出板使用流水线技术，无死时间。 4. 甄别阈值要求 所有电子学通道的阈值相同，统一可调，软件控制。阈值调整精度为1％。 5. 触发特性 触发延迟时间：6.4μs 触发脉冲最大晃动：0.2μs 平均触发率：4kHz 6. 测试 所有电子学通道的测试信号相同，测试脉冲幅度的精度为1％。 根据以上设计条件，同时根据阻性板探测器通道数大的特点，μ子鉴别器读出电子学系统必须在权衡合理造价的条件下，寻求最佳的性能价格比的设计方案。 μ子鉴别器读出电子学系统结构 从系统功能来说，μ子鉴别器电子学系统可分为数据读出、甄别阈控制和系统测试等三个部分。而就它的物理结构而言，μ子鉴别器电子学系统由放置在探测器附近的1个9U的VME机箱和4个电源机箱组成。在探测器上方中间，放置VME系统机箱，1个系统控制插件（System Control Module）、1个VME读出插件（Readout）、4个扇入扇出插件（I/O Module）和14个JTAG控制插件被安置在这个机箱中。 系统控制插件从探测器主触发系统接收系统时钟和触发控制信号（L1，Check，Reset），并通过VME扩展总线将这些信号传送到I/O插件驱动输出；接受通过VME BUS发出的前端板阈值设置命令和TEST控制命令（系统测试控制），并通过VME扩展总线送到I/O 插件驱动输出；从VME扩展总线接收读出插件送来的FULL信号，驱动后送主触发系统。 扇入扇出插件（I/O插件）负责驱动时钟和触发控制信号，送到所有的前端板（FEC）；从FEC接收串行数据输出和FECBufferFull信号并传送到读出插件。每个数据链一个I/O接口；每个I/O插件配置12个I/O接口，4个插件共48个I/O接口，满足系统36－40个数据链的要求。同时，鉴于大的RPC探测器的放电脉冲对FEC中FPGA芯片功能的可能损坏，在扇入扇出插件（I/O插件）中设有FPGA功能实时核对的数据模式（Data Pattern）的输入/输出线，以便在探测到FPGA功能损坏的情况下，及时对FGPA功能数据的重新装载。 读出插件负责所有的数据链数据读出和压缩、子事例组建，并存放到缓冲区中，申请DAQ读出子事例数据；与FEC交换FULL信号控制数据链的数据传输；根据主触发的控制信号进行L1的检查和复位，并向主触发提供Buffer FULL信号和RERR信号；完成数据读出和压缩的控制逻辑，包括FEC读出控制、VME读出控制、L1计数（Trigger Number）/复位等操作。每个muon子事例的数据为600bytes，总数据率为2.4MB/s，可以在一个VME机箱中读出（事例率估算见后4.10.4.3）。受VME插件面积所限，一个VME插件可能放不下所有的读出模块，则需要多个读出插件，分别压缩后，采用CBLT的方式读出。 阻性板探测器读出电子学系统的整体结构框图请参见图4.10-41。 一个前端板可