第五章 计数器.pptVIP

作 业 P114 习题五 5.4 5.5 5.6 5.7 5.8 * 第五章 * 第五章 数 字 电 路 第 五 章 计 数 器 计数器是数字系统中的常用器件。本章通过实训，对计数器的功能与一般应用有一个定性的认识，然后介绍构成计数器电路的基本工作原理，及不同类型计数器的基本功能和它们在数字系统中的应用。最后介绍一些常用的计数器产品。 内 容 提 要 5.1 计数器及其表示方法 5.1.1 计数器的功能、分类和基本原理 5.1.2 二进制计数器 5.1.3 十进制计数器 5.1.4 任意进制计数器 5.2 计数器应用实例 5.3 常用TTL集成计数器简介 5.1 计数器及其表示方法 1. 计数器功能 5.1.1 计数器的功能、分类和基本原理 计数器是数字系统中应用最广泛的时序逻辑部件之一； 还可以用作定时、分频、信号产生和执行数字运算等。 计数器的基本功能就是计算输入脉冲的个数。 2.分类 ▲ 根据计数脉冲的输入方式不同可把计数器分为 同步计数器和异步计数器。 ▲ 根据计数进制不同又可分为 二进制、十进制和任意进制计数器。 ▲ 根据计数过程中计数的增减不同又分为 加法计数、减法和可逆计数器。 3. 计数器的基本原理 ◆ 计数 T′触发器是翻转型触发器，即输入一个CP脉冲该触发器的状态就翻转一次。 如果T ′触发器初始状态为0，在逐个输入CP 脉冲时，其输出状态就会由0→1→0→1不断变化。此时称触发器工作在计数状态。 即由触发器输出状态的变化，可以确定输入CP 脉冲的个数，对CP 脉冲进行计数。 一个触发器能表示一位二进制数的两种状态，两个触发器能表示两位二进制数的4 种状态。 n 个触发器能表示n 位二进制数的2n 种状态，即能计2n个数。 （1）电路 图5.2（a）是由三个JK 触发器构成的三位二进制计数器的电路原理图。 ◆ 实例 图5.2（a）三位二进制计数器 （2）电路组成 三个JK 触发器：FF2~FF0 FF2为最高位、FF0为最低位 计数输出用Q2Q1Q0表示 三个触发器的数据输入端的输入恒为“1” 因此均工作在计数状态。 CP0=CP（外加计数脉冲） CP1= Q0，CP2= Q1 （3）电路分析 设计数器初始状态为Q2Q1Q0=000，第1个CP作用后，FF0翻转，Q0由“0” →“1”，计数状态Q2Q1Q0由000→001。第2个CP脉冲作用后， FF0 翻转，Q0由“1” →“0”，由于Q0下降沿的作用， Q1由“0” →“1”， 输出Q2Q1Q0 由001→010。依此类推，当输入8个CP脉冲时，计数器的状态Q2Q1Q0 完成一个周期： 000→001→010→011→100→101→110→111如状态图和波形图图5.2（b）（c）所示 。 图5.2（b） 图5.2（c） （4）几点说明 ◆ 异步计数器：计数器各触发器的翻转不是受同一个CP 脉冲控制。 ◆ 同步计数器：计数器各触发器的翻转受同一个CP 脉冲控制。 ◆ 十进制计数器：修改反馈和数据输入，可以用二进制计数器构成或任意 进制计数器。 例如在计数至Q4Q3Q2Q1=1001时，由于反馈的结果，在输入第10个CP脉冲后，使计数状态由1001→0000，即恢复到初始状态，则构成十进制计数器。 ◆ 六进制计数器：在输入第6个CP 脉冲后，能使计数状态由101→000，即构 成六进制计数器。 ◆ 计数器的一般模型 CP1 ：加法计数脉冲输入端 CP2： 减法计数脉冲输入端 D0…Dn：数据加载端，在其上加载的数据决定了计数的初始值。 Q0…Qn：计数器输出端 CU、CD：分别为加法计数进位端和减法计数借位端。 RD：清零端 提示 每个计数器不一定有如图所示的所有控制端，可能有的还会有自己独特的控制端，合理利用这些控制端，可以用一个计数器实现多种进制计数。 5.1.2 二进制