EDA课程设计(多功能数字电子钟).pptVIP

? 逻辑函数产生器：汽车尾灯控制电路 课程设计简述 结束 ! 方法二：用Verlog HDL描述语言其设计步骤 1、建立文件夹，输入设计工程项目名和建顶层图形文件（空壳），保存文件(vkc2b.gdf)退出； 2、设计底层各模块*.v 文件，仿真底层各模块*.v 文件（略），仿真波形正确并打〝包〞； 3、打开顶层图形文件(vkc2b.gdf) ，调用已创建〝包〞符号，设计数字系统原理图； 4、仿真顶层*.gdf 文件，并分析仿真波形，分析正确后并选用PLD芯片定义芯片管脚号、下载； 5、给出结论 。 /* 5/3线编码器 ic1 */ module ic1(I,A ); output[2:0] A; input[4:0] I; reg[2:0] A; always @(I) begin if (I[4]==0) A=3b100; else if (I[3]==0) A=3b011; else if (I[2]==0) A=3b010; else if (I[1]==0) A=3b001; else if (I[0]==0) A=3b000; else A=3bx; end endmodule 1、建立设计工程项目名和顶层图形文件（空壳）； 2、设计底层各模块*.v 文件，仿真底层各模块*.v 文件（略），仿真波形正确并打包； /* 环形计数器 ic2 */ module ic2(Q,CLK ); output[2:0] Q; input CLK; reg [2:0] Q; always @(posedge CLK) begin Q[2]=Q[1]; Q[1]=Q[0]; Q[0]=~Q[1]~Q[0]; end endmodule /* 组合逻辑电路，即数字函数发生器 ic3 */ module ic3(R3,R2,R1,L3,L2,L1,CLK,D,M ); output R3,R2,R1,L3,L2,L1; input CLK; input[2:0] D,M; reg R3,R2,R1; reg L3,L2,L1; always @( M or D or CLK ) begin case (M) 0: begin R2=0;R1=0;R0=0;L2=0;L1=0;L0=0;end 1: begin R2=1;R1=1;R0=1; L2=1;L1=1;L0=1; end 2: begin R2=D[2];R1=D[1];R0=D[0];L2=0;L1=0;L0=0; end 3: begin R2=0;R1=0;R0=0;L2=D[0];L1=D[1];L0=D[2]; end 4: begin R2=~CLK;R1=~CLK;R0=~CLK; L2=~CLK;L1=~CLK;L0=~CLK; end endcase end Endmodule 4、仿真顶层*.gdf 文件，并分析仿真波形，分析正确后并选用PID及定义芯片管脚号、下载； ； 3、打开顶层图形文件，调用已创建〝包〞符号，设计数字系统原理电路图； 5、结论：分析汽车尾灯控制电路的仿真波形图，由图可知仿真波形图具有5项功能，即灭灯、急刹车、左拐弯、右拐弯及倒车等。仿真波形图完全符合设计功能要求，设计达到课题要求。 第三部分 课程设计项目简述 课程设计课题 Ⅰ设计要求：⑴小时计数器为8421BCD码24进制 ；分和秒计数器为8421BCD码60进制计数器；⑵基本功能为：①正常走时； ②能校〝时〞和校〝分〞；③整点报时； ④时段控制。⑶扩展功能例如①定点闹时；②星期计数显示； ③…。 系统示意框图如下图所示。 1、多功能数字电子钟（必做） 课程设计课题 信号定义：系统示意框图图中输入变量为秒时钟CPS，校时、校分变量为SWH、SWM ；输出变量为小时H、分M及秒S，以及报时FU和时段控制变量Z。 1、多功能数字电子钟（必做） 课程设计课题 请用原理图输入法（即图形输入法）及硬件描述语言设计（Verilog HDL语言）两种方法在Max-plusⅡ软件系