第2章章节 pld硬件特性跟编程技术5687875177.pptVIP

2.1 PLD 概述 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.3 CPLD的结构与可编程原理 2.3 CPLD的结构与可编程原理 2.3 CPLD的结构与可编程原理 2.5 硬件测试技术 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.4.2 Cyclone系列器件的结构与原理 图2-30 LAB阵列 2.4.2 Cyclone系列器件的结构与原理 图2-31LAB控制信号生成的逻辑图 2.4.2 Cyclone系列器件的结构与原理 图2-32 快速进位选择链 2.4.2 Cyclone系列器件的结构与原理 图2-33 LUT链和寄存器链的使用 2.4.2 Cyclone系列器件的结构与原理 图2-34 LVDS连接 2.5.1 内部逻辑测试 在ASIC设计中的扫描寄存器，是可测性设计的一种，原理是把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替，在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至对某个寄存器加以激励信号，改变该寄存器的状态。 2.5.2 JTAG边界扫描测试 引