第7章节时序逻辑电路ppt-浙江水利水电专科学校——电气工.pptVIP

7-3-1 异步二进制加法计数器 7-3-2 异步二进制减法计数器 7-3-2 异步二进制减法计数器 7-3-3 同步二进制递增计数器 同步二进制可逆计数器  74LS290为异步二－五－十进制加法计数器。其新、老标准逻辑符号及内部逻辑图分别如图12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK触发器和两个与非门组成。由图可见，它是两个独立的计数器。 74LS290，它具有如下功能： （1）直接清零。当R0A和R0B为高电平、S9A和S9B至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。 （2）直接置9（输出为1001）。当S9A和S9B为高电平，R0A和R0B至少有一个为低电平时，触发器F0和F3的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为1001，实现直接置9功能。 （3）计数。当R0A、　R0B及S9A、S9B输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能（实现计数功能）。使用时，务必按功能表的要求，使R0和S9各输入端满足给定的条件，在输入时钟脉冲的下降沿计数。 （4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。 例12.5 用74LS290组成七进制计数器。 解 首先，将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，七进制计数器有7个有效状态0000~0110，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~1001而实现七进制计数。 例12.6用两块74LS290分别组成百进制和二十四进制计数器。 解 将两块74LS290进行级联，组成的百进制计数器如图12.8所示。其中，Q30Q20Q10Q00为个位输出，Q31Q21Q11Q01为十位输出。 在百进制基础上，采用反馈归零法即可组成二十四进制计数器。计数范围为0~23，24为过渡状态，当高位计数至2、低位计数至4时，计数器归零。将Q20和Q11直接与R0A和R0B连接，即组成二十四进制计数器。电路如图12.9所示。 图12.6 74LS290组成的十进制计数器 (a)8421BCD码十进制计数；(b)5421BCD码十进制计数 表12.5状态转移表 图12.7 七进制计数器电路图及波形图 图12.7 七进制计数器电路图及波形图 图12.8 74LS290扩展为百进制计数器 图12.9 二十四进制计数器 * 第七章时序逻辑电路 7.1 概述 1、时序电路的特点 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 2、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 逻辑表达式有： 输出方程 状态方程 激励方程 3、时序电路的分类 （1） 根据时钟分类 同步时序电路 中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路 中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 *（2）根据输出分类 米利型时序电路 的输出不仅与现态有关，而且还决定于电路当前的输入。 穆尔型时序电路 的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。 电路图 时钟方程、驱动方程和输出方程 状态方程 状态图、状态表或时序图 判断电路逻辑功能 1 2 3 5 7.2.1 同步时序逻辑电路的分析方法 一、基本分析步骤： 计算 4 例 时钟方程： 输出方程： 同步时序电路的时钟方程可省去不写。 驱动方程： 1 写方程式 二、分析举例： 输出仅与电路现态有关，为穆尔型时序电路。 2 求状态方程 JK触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 3 计算、列状态表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0