基于51核的SOC物理设计与验证-电路与系统专业论文.docxVIP

■■_●●■_㈣J! ■■_●●■_㈣J! 由衷火学磺士学位论文 IIIIIIIIIIIIII目自目___Eg_____ 符号说明 SOC System On a Chip 34-上系统 ASlC Application Specific Integrated Circuit 专用集成电路 EDA Electronic Design Automation 电子设计自动化 配 Integrated Circuit 集成逛路 GVC Gas Volume Controller 油量控涮器 Ⅲl Very Large—Scale Integration 超大规模集成电路 珏DL Hardware Description Language 硬髀描述语言 口 Intellectual Property 知识产权 AⅥ憾 Asymptotic Waveform Evaluation 渐进波形估值法 eMoS Complementary 互替金属氧魏耪 Metal．Oxi如．Semiconductor 半导体 TCL Tool Command Language 工具命令语言 UDS蠢虞 Ultra-Deep Submicron 超深受微米 RAM Random Access Memory 随机存储器 RoM Read Only Memory 只读存储器 CrS Clock Tree Synthesis 对钟树综合 ∞ Clock Tree Optimize 时钟树撬纯 GDSII 凡何数据流格式王I ECo Engineering Change Order 工程变更 SDC Synopsys Design Constraint Synopsys设计约束 TDF Top Design Format 顶层设计格式 C醛 Cell Library Format 单元麾格式 S重氏 Static Timing Analysis 静态时序分析 DRC Design Rule Check 设计娩樊|j检查 ⅨS Layout Versus Schematic 电爨舨圈对照检查 3 原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独 原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独 立进行研究所取得的成果。除文中已经注明引用的内容外，本论文不 包含任何其他个人或集体已经发表或撰写过的科研成果。对本文的研 究作出重要贡献的个人和集体，均已在文中以明确方式标明。本声明 的法律责任由本人承担。 论文作者签名：丝奎差臣Et 关于学位论文使用授权的声明 本人完全了解山东大学有关保留、使用学位论文的规定，同意学 校保留或向国家有关部门或机构送交论文的复印件和电子版，允许论 文被查阅和借阅；本人授权山东大学可以将本学位论文的全部或部分 内容编入有关数据库进行检索，可以采用影印、缩印或其他复制手段 保存论文和汇编本学位论文。一 (保密论文在解密后应遵守此规定) 论文作者签名：芷枷师签名： 山东大学硕士学位论文摘要 山东大学硕士学位论文 摘要 集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系 到集成电路的功能正确与否，而且很大程度的影响电路的性能、成本与功耗。在 深亚微米工艺下，由于互连延时占整个芯片延时的比重越来越大，使得时序收敛 成为版图设计的首要问题。 集成电路版图设计的丰要任务是布局布线，本文的丰要研究方向是基于 Astro的深亚微米布局布线流程、基于Hercules的物理验证过程及基于PrimeTime 的版图后静态时序分析。本文首先介绍了物理设计工具Astro及静态时序分析工 具PrimeTime，总结了版图设计中的丰要延时模型、寄生参数提取及时序优化。 然后针对SOC芯片GVC(Gas Volume Controller，油量控制芯片)，提出了基于 CharteTO．35um工艺的Astro后端设计流程，GVC芯片的后端设计丰要包括：布局 规划——进行手工摆放宏单元模块及基于电压降和电迁移的电源／地布线；布局一 一进行时序和拥塞驱动的标准单元布局，同时考虑了芯片的性能和可布线性：时 钟树综合(Crs)及布线——采用门控单元时钟树综合法对GVC芯片进行了时钟 树综合，分布式布线方式使得布线时间大大缩短。文中第四章分别给出了以上四 步骤地设计原理、步骤及脚本。接着第五章介绍了GVC芯片的物理验证过程、 原理及结果。本文第六章还介绍了版图后的静态时序分析，验证了芯片的时序是 收敛的。最后对整个芯片设计做了总结与展望。 GVC芯片的后端设计的实验结果表明：GVC芯片的面积为3320um×3320um， 时钟频率达到25MHZ，满足了设计的要求。 关键词：物理设计；布局规划；布局；时钟树综合；布线；物理验证；静态