中国半导体市场投资现状分析(下).docx

2014年中国半导体市场投资现状分析（下） HYPERLINK /chanye/list/keji.shtml \t _blank 科技来源：中商情报网时间：2014/8/20 摘要：半导体封测技术在过去几十年时间里一直紧随半导体设计和制造技术的发展不断演进，其技术的进步主要体现在两个维度：一是IC的I/O引脚数不断增多，二是IC的内核面积与封装面积之比越来越高。 2.3先进封装技术引领发展趋势，投资机会就在当下 半导体封测技术在过去几十年时间里一直紧随半导体设计和制造技术的发展不断演进，其技术的进步主要体现在两个维度：一是IC的I/O引脚数不断增多，二是IC的内核面积与封装面积之比越来越高。 最初的DIP(双列直插式封装)芯片封装技术I/O引脚数量很少，一般不超过100 个，Intel早期的CPU4004、8008、8086、8088等都采用了DIP封装。而到了BGA(球形触点陈列)封装技术不仅大大增加了芯片的 I/O引脚数，可以达到1000个，而且还提高了引脚之间的间距，能够提高最终产品生产的良率，Intel集成度很高的CPU Pentium、Pentium Pro、Pentium Ⅱ都选择的这一技术。 当芯片制程来到40nm及以下时，传统的Wire Bonding和Flip Chip技术难以实现芯片与外部的连接。而Copper Bumping技术则能将原来100-200um的Pitch降低到50-100um的Pitch，从而成为了先进制程的唯一选择，从而成为了全球封测大 厂必争之地。 据YoleDeveloppement预计，2017年全球CopperBumping市场 规模将达到2300万片/年(12英寸晶圆折算，后同)，对应2012年不到500万片/年的市场规模年复合增长率高达38%。这主要受益于 Bumping技术本身市场规模年复合20%以上的快速增长，以及Copper Bumping技术对其他材料Bumping技术的逐渐替代，Copper Bumping占比将从2012年的37%提升到2017年的69%。按12英寸Copper Bumping芯片250美元价格估计，届时市场规模将达近60亿美元。 在CopperBumping领域全球IDM大厂Intel技术最为领先，产能近300万片 /年，占全球一半以上;专业代工封测大厂中Amkor技术优势明显，基本能够做到直径40~50um水平，产能近90万片/年;日月光在这一领域快速追 赶，近两年产能快速上量。国内封测厂商中长电先进领跑，年产能约为48万片/年，华天西钛紧随其后，预计今年年底产能达6万片/年。 图：CopperBumping市场规模快速提升(12英寸晶圆折算) 另外，随着芯片体积的不断缩小，对IC 封装的内核面积与封装面积之比也提出了越来越高的要求。最初的DIP 封装后产品大约是裸芯片面积的100 倍。而后来提出了CSP 封装标准，即产品面积不大于裸芯片面积的1.2 倍，这样能够大大提高PCB 上的集成度，减小电子器件的体积和重量，一些较为先进的BGA 封装技术已经能够达到这一标准。现在为了能够进一步提高内核面积与封装面积之比，IC封装技术开始由原来的平面封装向2.5D 和3D 封装技术演进。 3D 封装技术是Moore 定律延续的最优选择。随着芯片制程工艺的不断缩小，现在已经快接近理论极限值，要想依靠制程工艺的继续减小来延续摩尔定律变得越来越困难。而3D 封装技术通过将更多芯片裸片立体封装进入同一块芯片内，能够快速使芯片内晶体管数量成本增加，从而使Moore 定律得以延续。 在过去几年，3D 封装技术快速演进，从最初比较单一的图像传感器和记忆体逐渐向具有系统性功能的逻辑电路和微处理器发展。并且新品啊之间的垂直互联最小间距也大幅缩小，由几百微米迅速缩减到数十微米。 据YoleDeveloppement 估计，2012 年全球3D TSV晶圆产值为39 亿美元，渗透率仅为1%左右。未来五年受益于记忆体和逻辑IC 对3D TSV 技术的大量应用，预计3D TSV 渗透率将从现在的1%左右提高到9%，产值达到近400 亿美元，年复合增长率为58%。对应3D TSV 封装技术也将高速增长，预计市场规模将从2012 年的8 亿美元增长到2017 年的93 亿美元，年复合增长率为64%。 目前，国内的半导体封测厂如长电科技、华天科技、晶方科技在这些先进封装技术上都已经完成了布局。预计在2013-14 年，这些先进封装技术开始进入高速渗透期， 市场规模快速提升，将给这些具备先进封装技术的半导体封测厂带来巨大投资机会，投资机会在当下。 图：国内封测厂完成先进封装技术布局 3. IC 设计领域潜在投资机会巨大 3.1IC设计领域发展最快，初现