波形采集存储与回放系统.docVIP

2009年全国大学生电子设计竞赛 （高职高专组） 摘要：本系统基于数字存储示波器的原理，以单片机（89s51）和FPGA( EP1C6Q240C8)为控制核心，通过高速AD对信号的实时采样，上升沿内触发方式，实现波形的单次和多次触发存储和实时连续显示，又具有锁存功能，能通过操作“移动”键显示被存储波形的任一部分。以实用数字示波器为依据，实现了双踪采集与显示。同时，系统还增加了AUTO，上下左右平移，频率、峰-峰值和平均值的显示，频谱分析和波形细节分析的功能。整个系统操作简便，界面友好，达到了较好的性能指标。 方案论证与选择 题目要求及相关指标分析 题目的要求是将待测信号进行数字存储，并通过普通示波器将被测信号显示出来。由于等测信号为模拟信号，存储过程为数字方式，故应该将模拟信号进行量化处理，然后存储到存储器中，当需要显示的时候，从存储器读出数据并恢复为模拟信号，并送往普通示波器Y输入端，在X输入端加入相应的扫描信号，采有X-Y方式观察信号的波形。因此，设计的重点是模拟信号的处理与采样、数字信号的存储、普通示波器的显示控制、系统的控制4个方面。 方案的比较与分析 1）采样方式 方案一：实时采样。实时采样是在信号存在期间对其采样。根据采样定理，采用速率必须高于信号最高频率分量的两倍。对于周期的正弦信号，一个周期内应该大于两个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样八个点以上。 方案二：等效时间采样法。采用中高速模数转换器，对于频率较高的周期性信号采用等效时间采样的方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延迟△t时间。只要精确控制从触发获得采样的时间延迟，就能够准确地恢复出原始信号。 等效时间采样虽然可以对很高频率的信号进行采样，可是步进延迟的采样技术与电路较为复杂。再者，它只限于处理周期信号，而且对单次触发采样无能为力。实时采样可以实现整个频段的全速采样，因此本设计采用方案一。 2）双踪显示方式 方案一：每个通道都有一套独立的ADC和存储器，双踪显示时，只需轮流选择不同通道的波形数据，就可以实现两路波形的同时显示。 方案二：只使用一片ADC，一片存储器和一片DAC，在采样的时候，用存储器地址的最低位控制模拟开关。通过切换两路模拟信号，将采集到的数据分别存储到存储器的奇地址和偶地址上，双踪显示时通过扫描存储器中的数据即可将两路波形同时显示出来。方案二使用的硬件电路较少，故我们选择方案二。 3）触发方式选择 要使屏幕上显示稳定的波形，则需将被测信号本身或者与被测信号有一定时间关系的触发信号加到触发电路。触发源选择确定触发信号由何处供给。通常有三种触发源：内触发(INT)、电源触发(LINE)、外触发EXT)。题目要求选择内触发，即使用被测信号作为触发信号。 方案一：采用数字触发方式。对波形信号进行采集，将采集到的波形数据和触发电平（可由键盘设置）进行比较，找到波形在上升过程中大于或等于该触发电平的点，即得到触发，此时开始对波形进行存储。因为本来就需要对波形信号进行采集，使用这种方法无需要增加额外的硬件电路，实现方便。但是，对波形每个周期只采集有限个点，不可能每次都能采集到等于触发电平的点（这时不得不以大于该电平的值为触发电平），从而使触发位置不稳定，连续触发时输出波形会有抖动现象。 方案二：采用模拟触发方式。通过比较器LM311将被测波形信号和触发电平进行比较，大于触发电平时输出为高电平，小于触发电平时则输出低电平，即可得到信号被整形后的脉冲序列，再在该脉冲序列的上升沿开始存储波形即实现了触发存储的功能。这种触发方式稳定，故我们采用了这种方案。 4）水平和垂直位置的调节 a)水平移动的调节 方案一：由FPGA内地址累加器的输出控制数模转换器不断地输出锯齿波。在后级加一个加法器，调节滑动变阻器R的阻值，可以实现对锯齿波波形的直流电平叠加，从而达到调节显示器上波形左右位置的平移功能。 方案二：通过对双口RAM读出数据的起始地址的偏移控制来控制波形的左右移动。 方案一实现左右平移，电路简单，效果明显。但是一页屏幕的波形通过这样的平移，就必然会将一部分的波形移动到示波器屏幕以外，同时将示波器的另一边变成空白。这样不符合实际数字示波器的功能要求。再者，它也实现不了auto的功能。而方案二方法新颖，对于波形在屏幕的满屏显示和auto的功能都可以轻易处理和简单实现。于是本设计采用方案二。 b)垂直移动的调节 方案一与上述水平移动调节的方案一相同。方案二是直接对双口RAM的数据进行处理。譬如向上平移，可将波形的所有数据都加上一个偏移值，然后送到DAC0800，直接将输出的模拟信号