第六章时逻辑电路.pptVIP

第六章 时序逻辑电路 6.1 概述 6.2 常用时序逻辑部件 6.3 计数和分频电路 6.4 序列信号发生器 6.5 同步时序逻辑电路的分析与设计 J1=Q3，K1=1，C1=CP J2=1， K2=1，C2=Q1 J3=Q1Q2，K3=1，C3=CP 驱动方程： CP Q3 Q2 Q1 J3 K3 C3 J2 K2 C2 J1 K1 C1 CP Q1 CP 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 2 0 1 0 0 1 1 1 1 1 3 0 1 1 1 1 1 1 1 1 4 1 0 0 0 1 1 1 0 1 5 0 0 0 功能：异步五进制加法计数器 可逆式同步计数器 1、加/减控制式 T （1） Q Q ? T Q Q ? （2） + 1 M C B CP 驱动方程： T1=1，T2=MQ1+MQ1 M是加/减控制信号 M是加/减控制信号 加法计数时，M=1，T2=Q1，进位C=MQ2Q1 减法计数时，M=0，T2=Q1，错位B=MQ2Q1 2、双时钟式 请参见书P180。 T4196 功 能 表 功 能 输 入 输出 时钟 CP 并行予置数 A B C D QA QB QC QD 清零 Cr 清 零 置 数 计 数 0 ? ? ? ? ? ? ? 0 0 0 0 1 0 1 1 ? ? ? ? 计 数 a b c d a b c d 控制信号 CT/LD 6.2.5 中规模集成计数器 1. T4196（74LS196） T4196 CT/LD QC C A QA GND VCC Cr QD D B QB CPA CPB 二—五—十进制加法计数器 模 2 模 5 QA QB QC QD CPA CPB 计数脉冲从CP1输入， 从QA输出，是一个 二进制计数器。 计数脉冲从CP2输入， 从QD、 QC和 QB输出时， 是一个五进制计数器。 二—五—十进制加法计数器 模 2 模 5 QA QB QC QD CPA CPB 1 2 3 4 5 6 7 14 13 12 11 10 9 8 +5V QD QB CPA QA CPB QC +5V CT/LD T4196 ? ? Cr 8421码二—五—十进制加法计数器 模 5 QB QC QD CPB 模 2 QA CPA ? 1 2 3 4 5 6 7 14 13 12 11 10 9 8 +5V QD QB CPA QA CPB QC +5V CT/LD T4196 ? Cr 5421码二—五—十进制加法计数器 * §6.1 概述 一、时序逻辑电路的特点与组成 组合逻辑电路 存贮器（记忆） X1 Xn Z1 Zm Y1 Yl W1 Wk 外加输入信号 输出信号 存贮器的状态输出信号 存贮器的驱动信号 由触发器或延时电路组成 1、时序逻辑电路的分类： 同步时序逻辑电路 异步时序逻辑电路 按状态变化的特点分： 按输出信号的特点分： 米里型（Mealy） 摩尔型（Moore） 米里型—输出不仅与存贮器的状态有关，还与外输入有关。 摩尔型—输出仅仅取决于存贮器的状态。 二、时序逻辑电路的功能描述 1、逻辑方程式 T Q Q 1 T Q Q 2 X CP Z 下图为一可控计数器 ①电路的输出方程 Zn=XnQ2nQ1n ②存贮器的驱动方程 T2n=XnQ1n ③存贮器的状态方程 激励方程 T1n=Xn Q2n+1=T2n⊕Q2n= XnQ1n ⊕Q2n Q1n+1=T1n⊕Q1n= Xn ⊕Q1n 结论：任一个同步时序逻辑电路都可以用三组方程来描述。 电路的输出方程： Z（tn）=F[X（