最新Verilog课件--第一讲-数字系统与FPGA设计概述.ppt

数字系统设计与FPGA应用;第 一讲 数字系统与FPGA设计概述 ;数字系统概述;数字系统实现方法; 数字逻辑设计基础器件和概念;图 2-1 层次设计的级别 ; 2 基本逻辑电路 任何复杂的数字系统从原理上而言， 最终都可以分解成基本的逻辑门和存储器元件。 ? 1） 逻辑门 逻辑门是设计数字系统的基础。 最基本的逻辑门有与门、 或门、 非门三种， 由此导出的逻辑门有与非门、 或非门、 异或门等， 如与非门是由与门和非门结合起来的逻辑门， 或非门是由或门和非门结合起来的逻辑门。在输入输出和总线设计中还常用到三态门。 常用逻辑门的逻辑符号及真值表如图 所示。;图 2-2 常用门的表示 ;逻辑门相关基本概念;逻辑门相关基本概念; 2） 触发器 我们把具有存储记忆一位二值信号功能的基本单元电路称为触发器。 根据触发器电路结构和功能的不同， 可以分为RS触发器、 JK触发器、 D触发器、 T触发器和T′触发器等 在目前的数字系统同步电路设计中，一般只使用D触发器。 在异步电路设计中用到RS触发器和其它触发器。;(a) 符号； (b) 功能特点 ；(c)建立、保持时间 “建立时间”定义为在时钟跳变前数据必须保持稳定（无跳变）的时间。 “保持时间” 定义为在时钟跳变后数据必须保持稳定的时间。;D触发器的亚稳态(metastability)概念;D触发器的亚稳态特性;D触发器的亚稳态参数;可编程逻辑实验数字系统;当今社会是数字化社会， 数字集成电路应用非常广泛， 其发展从电子管、 晶体管、SSI、 MSI、 LSI、VLSI到ULSI， 其规模几乎平均每18个月翻一番（摩尔定律）。 ASIC 是专门为某一应用领域或某一专门用户需要而设计制造的集成电路。特点：量产成本低，但开发周期长，投入大，风险大，特别是到0.18微米后，投片费大增。 可编程逻辑器件PLD（Programmable Logic Device）是从可编程逻辑阵列和ASIC中发展出来的新器件。特点：开发周期短，设计修改灵活，无投片费，量产成本较高。;ASIC的分类;标准单元ASIC;门阵列ASIC;可编程逻辑器件（PLD）;可编程门阵列FPGA（Field programmable gate array）;可编程逻辑器件的分类; 可编程逻辑器件的基本结构 1;PROM阵列结构图 ;用PROM阵列实现组合逻辑电路;GAL的阵列结构图; GAL22V10的OLMC ;可编程逻辑器件的基本结构 2;逻辑阵列块（LAB）： LAB由16个宏单元阵列组成。 宏单元： 器件的宏单元可以单独配置成时序逻辑或者组合逻辑工作方式。 I/O控制块：输入／输出控制单元是内部信号到I/O引脚的接口部分， 可控制I/O引脚单独地配置为输入、 输出或双向工作方式。 可编程连线阵列（PIA）：通过可编程PIA可把器件中任一信号源连接到其目的地， 所有MAX7000A的专用输入、 I/O引脚和宏单元输出均馈送到PIA， PIA可把这些信号送到器件内的各个地方。;Altera的MAX7000A系列器件基本结构;MAX7000A的宏单元 ;MAX7000A的PIA结构 ;MAX7000A的I/O控制块;FPGA是由ASIC的门阵列（Gate Array）发展出来的。 按逻辑功能块的大小分类， FPGA可分为细粒度FPGA和粗粒度FPGA。 细粒度FPGA的逻辑功能块较小， 资源可以充分利用， 但连线和开关多，速度慢。（ACTEL) 粗粒度FPGA的逻辑功能块规模大， 功能强， 但资源不能充分利用。（XILINX, ALTERA) 根据编程方式， FPGA可分为一次编程型（PROM）和可重复编程型（SRAM，FLASH）两类。; FPGA的基本结构 ;XC4000的CLB基本结构 ;XC4000的IOB基本结构 ; XC4000的单长度线和双长度线结构;FPGA的发展趋势;内嵌功能模块;数字系统设计方法;自顶向下（TopDown）设计方法;自底向上（BottomUp）设计方法;混合设计（TDBU)方法;现代数字系统设计的综合、仿真与设计验证方法;可编程逻辑器件设计流程 ; 1. 设计准备 在PLD系统设计之前， 首先要完成方案论证、 系统设计和器件选择等准备工作。 设计人员根据任务要求， 如系统的功能和复杂度， 对工作速度和器件本身的资源、 成本及连线的可布性等方面进行权衡， 选择合适的设计方案和合适的器件类型。 2. 设计输入 设计人员将所设计的系统或电路以EDA软件要求的某种形式表示出来， 并送入计算机的过程称为设计输入。 设计输入通常有以下几种形式。;