序列信号发生器和检测器.docVIP

南昌大学实验报告 学生姓名： 赖硕秋 学 号： 6100208060 专业班级： 电子081 实验类型：□ 验证 □ 综合 ■ 设计 □ 创新 实验日期：2010.11.12 实验成绩： 实验三 序列信号发生器与检测器设计 一、实验目的 （1）掌握产生特定序列信号的方法； （2）学会用状态机方法来实现VHDL编程设计； （3）进一步巩固分层设计的方法. 二、实验内容与要求 用状态机设计实现串行序列检测器，先设计序列信号发生器，产生序列“0111010011011011010”；再设计检测器，若检测到串行序列11010则输出计数器计入个数，并对其进行仿真和硬件测试。 三、设计原理 本实验中，采用分层设计的思想，底层分别用VHDL文本来描述序列发生器和序列检测器，顶层用原理图法连线好元件化的器件。 对于序列发生器（特定序列）设计比较多样，可以采用并行case语句来实现产生特定的周期性序列；序列检测器采用状态机的设计方法，在不同状态下检测特定的序列信号，最后通过一个计数器计入所检测到的序列个数，并且通过并行移位来显示有限个产生信号。根据所检测的序列“11010” 四、实验程序 方法一：VHDL文本法，不分层（独立编写） LI