-第五章 MCS-系统扩展技术.ppt

第五章：MCS-51系统扩展技术 计算机与通信工程学院 李耀明 5.3 可编程并行I/O芯片8255的接口 对接口的访问与对外部数据存储器的访问相似，I/O接口可视为外部数据存储器的一部分，并与外部数据存储器统一编址。 在单片机应用系统中，单片机本身所提供的资源如I/O口，定时器/计数器、串行口等往往不能满足要求，因此需要在单片机上扩展其它外围接口芯片。 由于MCS-51系列单片机的外部RAM和I/O口是统一编址的，因此用户可以把单片机外部64KBRAM空间的一部分作为扩展I/O的地址空间。这样，单片机就可以象访问外部RAM存储器那样访问外部接口芯片，对其口进行读写操作 8255可编程并行接口芯片 8255是一种可编程序的并行I/O接口芯片。 8255有24条I/O引脚，分成A、B两大组（每组12条），允许分别编程，工作方式可分为方式0，1和2三种。 使用8255可实现以下各项功能： （1）并行输入或输出多位数据。 （2）实现输入数据锁存和输出数据缓冲。 （3）提供多个通信接口联络控制信号（如中断请求，外设准备好及选通脉冲等）。 （4）通过读取状态字可实现程序对外设的查询。 这些功能可适应于很大一部分外设接口的要求，因而并行I/O接口芯片几乎已成为微机中（尤其是单片机）应用最为广泛的一种芯片 2、8255的引脚功能 8255采用40线双列直插式封装 40条引脚信号可分为两组： CPU控制信号 并行端口信号 ⑴、CPU控制信号 1）RESET（输入）。当CPU向8255的RESET端发一高电平后，8255将复位到初始状态。 2）D7—D0（双向、三态）数据总线。D7—D0是8255与CPU之间交换数据，控制字/状态字的总线，通常与系统的数据总线相连。 3）CS输入芯片选中输入端。当为低电平时，该8255被选中。 4）RD输入。为主机发来的读数脉冲输入端。 5）WR输入。为主机发来的写数脉冲输入端。 6）A1，A0（输入）。 A1，A0为端口选择信号。A1，A0输入不同时，数据总线D7—D0将与不同的转接口或控制字寄存器相连（见表5-8） 使用时一般将A1，A0接入地址总线的最低2位，因而一块8255芯片占用四个设备地址，分别对应于端口A、端口B、端口C和控制寄存器。 ⑵、并行端口信号 1）PA7—PA0（双向）。A端口的并行I/O数据线。 2）PB7—PB0（双向）。B端口的并行I/O数据线。 3）PC7—PC0（双向）。 当8255工作于方式0时，PC7—PC0为两组并行I/O数据线。 当8255工作于方式1或方式2时PC7—PC0将分别供给A，B两组转接口的联络控制线，此时每根线赋予新的含义。 1、8255的结构 8255由下列几部分组成: 数据端口、控制电路、数据总线、读/写控制逻辑 ⑴、数据端口A，B，C 有三个输出端口：端口A、端口B、端口C。都是8位，都可以选择作为输入或输出，但功能上有着不同特点。 1）端口A 一个8位数据输出锁存和缓冲器；一个8位数据输入锁存器。 2）端口B 一个8位数据输入/输出、锁存/缓冲器，一个8位数据输入缓冲器。 3）端口C 一个8位数据输出锁存/缓冲器；一个8位数据输入缓冲器（输入没有锁存） 通常端口A或B作为输入输出的数据端口， 通常端口C作为控制或状态信息的端口 在“方式”字控制下，可以分成两个4位的端口。 每个端口包含一个4位锁存器。 与端口A和B配合使用，作为控制信号输出或作为状态信号输入。 ⑵、A组和B组控制电路 这是两组根据CPU的命令控制8255A工作方式的电路。 它们有控制寄存器，接受CPU输出的命令字，然后分别决定两组的工作方式 也可以根据CPU的命令字对端口C的每一位实现按位“复位”或“置位”。 A组控制电路控制端口A和端口C的上半部（PC7—PC4） B组控制电路控制端口B和端口C的下半部（PC3—PC0） ⑶、数据总线缓冲器 三态双向8位缓冲器，它是8255与系统数据总线的接口。 传送的信息： 输入输出数据 输出指令 CPU发出的控制字 外设的状态信息 与CPU的双向数据总线相接。 ⑷、读/写和控制逻辑 它与CPU的地址总线中的A0，A1以及有关的控制信号，CS，RD，WR，RESET，相连 由它控制把CPU的控制命令或输出数据送至相应端口 由它控制把外设的状态信息或输入数据通过相应的端口送至CPU CS——选片信号，当为低电平时，8255被选中。 RD——读信号，低电平有效。它控制8255送出数据或状态信息至CPU。 WR——写信号，低电平有效。它控制把CPU输出的数据或命令信息写到8255。 RESET——复位信号，高电平有效，它清除控制寄存器和置所有端口（A，B，C）到输入方式。 ⑸、端口地址 共有四个端口，由A1，A0来加以选择 82