原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第6讲 Verilog设计实践
1、 Verilog设计电路的描述方法
2 、基本电路的Verilog设计
3 、Verilog综合设计举例
6-1、 Verilog设计电路的描述方法
主要内容
◆ 结构 （ ）描述
◆ 结构 （ ）描述
Structural
Structural
◆ 行为 （ ）描述
◆ 行为 （ ）描述
Behavioural
Behavioural
◆ 数据流 （ ）描述
◆ 数据流 （ ）描述
DataFlow
DataFlow
结构 （Structural）描述
门级结构描述的2选1MUX
module MUX1(out, a, b, sel);
output out;
input a, b, sel;
not (sel_, sel);
and (a1, a, sel_),
(a2, b, sel);
or (out, a1, a2);
endmodule
2选1MUX
数据流描述的2选1MUX 行为描述的2选1MUX
module MUX3(out, a, b, module mux2(out, a, b,
sel);
sel);
output out;
output out;
input a, b, sel;
input a, b, sel; reg out;
assign out = sel ? b : always @(a or b or sel)
a; begin
endmodule if(sel) out =
b;
else out =
a;
end
endmodule
1位全加器
结构描述的1位全加器
module full_add1(a, b, cin,
sum, cout);
in
文档评论（0）