频率计的设计.docVIP

赣南师院 物理与电子信息学院 数字电路课程设计报告书 姓名： 班级：09电子信息工程本科班 学号： 时间： 2010年 6 月5 日 目 录 1．设计要求 2．设计方案的选择与论证 2.1 设计思路 2.2 设计方案的选择 3．单元电路设计与分析 3.1 数字频率计的基本原理 3.2 数字频率计的设计 3.2.1 放大整形电路 3.2.2 时基电路 3.2.3 二分频电路 3.2.4 3.2.5 4 电路图及设计文件 4.1系统电路原理图 4.1.1时基电路部分原理图 4.1.2分频电路部分原理图 4.1.3 4.1.4 4.1.5 5.电路的安装与调试 6. 元件清单 7 .设计心得及体会 8. 参考文献 设计题目：频率计的设计 1．设计要求 1.1 计数器被测信号的频率范围为1—99Hz； 1.2 用二位数码管显示测量数据； 1.3 设计计数频率时间为2s； 1.4需要有保持时间，以便读取被测信号的频率显示值。 2．设计方案的选择与论证 2.1设计思路（原理图） 图2.1 简易数字频率计的组成框图 2.2 设计方案的选择 方案一：整个电路综合使用了与门、非门、555定时器、显示器、74LS48译码器、74LS273锁存器、74LS90计数器等等的逻辑器件和施密特、可重触发器等模拟电子器件来实现设计要求且可用三位显示。 图3.2.1方案一原理图设计 方案二：采用CD40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器功能来替代74LS48译码器、74LS273锁存器从而使电路变 得简单易行。 方案三：采用80C51单片机以及外加电路实现频率计数功能。初步想法是利用定时计数器对外部脉冲进行频率计数。 经比较，方案一是传统的数字频率计设计方法，但是其中涉及器件多，将整体电路分成了多个模块，焊电路板时不易合理进行分部，制造工艺困难且成本高；方案二中采用CD40110可以将冗杂的电路化简，可以减少器件，降低成本，使焊接电路更美观的同时，让电路进行调试时可以更容易发现问题所在。对比之下，方案三应是三个方案之中涉及原件最少的方案，鉴于方案三中主要所涉及的软件编程以及外加电路处理还没有较为深刻的认识，所以最后决定采用方案二进行整体电路的设计，同时加强个人硬件设施方面的能力。 3．单元电路设计与分析 3.1 简易数字频率计设计的基本原理： 所谓频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：在特定时间间隔T内测得被测信号的周期个数为N时，则被测信号的频率可表示为 f=N/T 频率计主要由四个部分构成：放大整形电路，时基电路，逻辑控制电路，锁存器。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。 3.2 数字频率的设计 3.2.1 放大整形电路 放大整形电路由晶体管3DG100与74LS00或CD4011等组成，其中3DGl00组成放大器将输入频率。为f x 的周期信号如正弦波、三角波等进行放大，与非门74LS00构成施密特触发器，它对放 大器的输出信号进行整形，使之成为矩形 脉冲。或直接输入一个矩形脉冲。 图3.2.1 放大整形电路 3.2.2 时基电路 555定时器应用为多谐振荡电路时，当电源接通Vcc通过电阻R1.R2向电容C充电，其上电压按指数规律上升，当u上升至2/3Vcc，会使比较器C1输出翻转，输出电压为零，同时放电管T导通，电容C通过R2放电；当电容电压下降到1/3Vcc，比较器C2工作输出电压变为高电平，C放电终止，Vcc通过R1。R2又开始充电；周而复始，形成振荡。则其振荡周期与充放电时间有关，也就是与外接元件有关，不受电源电压变化影响。 输出波形的振荡周期可用过渡过程公式计算： 、、 当时， 把代入三要素方程。于是可解出: ，又、 、 当时，代入公式,于是可解出： 振荡周期 T 于是为了产生周期为2秒的脉冲，可以使、、同时可以通过调节RP来使得555产生的振荡频率在)1Hz—4Hz，即实现秒脉冲进行计数，同时方波信号的高电平持续时间长，低电平持续时间短，NE555的3号脚输出频率为2 Hz的秒脉冲。时基电路的作用是产生一个标准时间信号（高电平持续时间为 1s），由定时器555构成的多谐振荡