可编程逻辑器件的结构和工作原理.ppt

  1. 1、本文档共42页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
可编程逻辑器件的结构和工作原理 可编程逻辑器件PLD 第一部分 可编程逻辑器件概述 可编程逻辑器件的基本结构 4输入与门的例子 CPLD 是由 GAL发展起来的 ,其主体结构仍是与或阵列 。自从 90年代初 Lattice公司高性能的具有在系统可编程 ISP(In System Programmable)功能的 CPLD以来 ,CPLD发展迅速。具有 ISP功能的 CPLD器件由于具有同 FPGA器件相似的集成度和易用性 ,在速度上还有一定的优势 FPGA 是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。 世界主要PLD厂商 Altera / 九十年代以后发展很快,是最大可编程逻辑器件供应商之一。主要产品有:MAX7000,FELX10K, APEX20K,ACEX1K,Cyclone,Cyclone II。 普遍认为其开发工具—MaxplusII是较成功的PLD开发平台。新近推出的新一代完全集成设计环境Quartus II提供了对APEX20K、Cyclone、Cyclone II等系列芯片的最好支持,弥补了MaxplusII某些功能的不足。 Lattice / Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展,与ALTERA和XILINX相比,其开发工具比ALTERA和XILINX略逊一筹。中小规模PLD比较有特色,而且参考书较多,不过其大规模PLD的竞争力还不够强(Lattice没有基于查找表技术的大规模FPGA) ? 1999年推出可编程模拟器件。99年收购Vantis(原AMD子公司),成为第三大可编程逻辑器件供应商。主要产品有ispLSI2000/5000/8000, MACH4/5 Xilinx / Actel / 反熔丝(一次性烧写)PLD的领导者,由于反熔丝PLD抗辐射,耐高低温,功耗低,速度快,所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。 Altera FPGA Cyclone II系列器件概述 Cyclone II系列器件结构与原理 Cyclone II系列器件资源 Cyclone?II?FPGA特点 Cyclone?II?FPGA采用90nm低K介质工艺,TSMC制造(300mm wafer) Cyclone?II?FPGA针对低成本进行设计,为成本敏感的大批量应用提供用户定制特性,以低于ASIC的成本实现高性能和低功耗。 Cyclone II FPGA由Quartus??II 网络版设计软件、多种知识产权(IP)和硬件开发套件提供支持,可以迅速实现低成本FPGA方案开发。 Cyclone II器件是汽车、通信、消费类、视频处理、测试和测量以及其他终端市场解决方案的理想选择。 适合的配置器件 芯片容量35000 LE 672Pin封装形式 多电压电源管理系统,可以与3.3V和5V器件接口 内置时钟管理系统 具有JTAG接口和ISP功能 DE2开发板资源 DE2开发板资源 EP2C35F672C6芯片 SDRAM(8MB)、SRAM(512KB)、FLASH(1MB) 16×2的LCD 数码管(8只)、发光二极管(27只) 按钮开关(4只)、拨盘开关(18只 ) USB、VGA、RS-232、RS/2等接口 。。。。。。 FPGA vs CPLD 集成度 FPGA可以达到比 CPLD更高的集成度 ,同时也具有更复杂的布线结构和逻辑实现。 FPGA vs CPLD 功率消耗 CPLD的缺点比较突出。一般情况下 ,CPLD功耗要比 FPGA大 ,且集成度越高越明显 速度 CPLD优于 FPGA。由于 FPGA是门级编程,且 CLB之间是采用分布式互连;而 CPLD是逻辑块级编程 ,且其逻辑块互连是集总式的。因此,CPLD比 FPGA有较高的速度和较大的时间可预测性,产品可以给出引脚到引脚的最大延迟时间。 FPGA vs CPLD 编程方式 目前的 CPLD主要是基于E2 PROM或 FLASH存储器编程 ,编程次数达 1万次。其优点是在系统断电后,编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程 (ISP) CPLD两种。 FPGA大部分是基于 SRAM

文档评论(0)

seunk + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档