原创力文档- 1、本文档共60页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
® ®
Intel MAX 10 模数转换器用户指南
® ®
针对Intel Quartus Prime 设计套件的更新：17.0
订阅 UG-M10ADC | 2017.07.06
反馈 官网最新文档：PDF | HTML
内容
内容
®
1 MAX 10 模数转换器简介 4
1.1 MAX 10 器件中的 ADC 模块数 5
1.2 MAX 10 器件中的 ADC 通道数 6
1.3 MAX 10 ADC 纵向移植支持 7
1.4 MAX 10 单电源或双电源器件 8
1.5 MAX 10 ADC 转换8
2 MAX 10 ADC 体系结构和特点10
2.1 MAX 10 ADC 硬核 IP 模块10
2.1.1 ADC 模块位置 11
2.1.2 单 ADC 或双 ADC 器件13
2.1.3 ADC 模拟输入引脚14
2.1.4 ADC 预分频器 14
2.1.5 ADC 时钟源14
2.1.6 ADC 基准电压 15
2.1.7 ADC 温度感应二极管15
2.1.8 ADC 定序器17
2.1.9 ADC 时序18
2.2 Altera Modular ADC 和Altera Modular Dual ADC IP 内核18
2.2.1 Altera Modular ADC IP 内核配置种类19
2.2.2 Altera Modular ADC 和Altera Modular Dual ADC IP 内核体系结构24
2.3 Intel FPGA ADC HAL 驱动28
2.4 测试ADC 性能的ADC 工具包 28
2.5 ADC 逻辑仿真输出28
2.5.1 固定的ADC 逻辑仿真输出29
2.5.2 用户指定的ADC 逻辑仿真输出 30
3 MAX 10 ADC 设计注意事项 32
3.1 指南：ADC Ground 平面连接32
3.2 指南：关于电源引脚和ADC Ground (REFGND)的电路板设计32
3.3 指南：模拟输入的电路板设计 33
3.4 指南：ADC 参考电压引脚的电路板设计 35
4 MAX 10 ADC 实现指南 36
4.1 创建 MAX 10 ADC 设计37
4.2 定制并生成 Altera Modular ADC IP 内核37
4.3 用于生成 ALTPLL IP 内核的参数设置 38
4.4 用于生成Altera Modular ADC 或Altera Modular Dual ADC IP 内核的参数设置 39
4.5 完成 ADC 设计41
5 Altera Modular ADC 和Altera Modular Dual ADC IP 内核参考 43
5.1 Altera Modular ADC 参数设置44
5.1.1 Altera Modular ADC IP 内核通道名称至MAX 10 器件引脚名称映射 46
5.2 Alter
文档评论（0）