SPI总线在51系列单片机系统中的实现.docxVIP

　　摘要51系列、96系列等单片机由于都不带串行总线接口而限制了其在总线接口器件的使用。 　　文中介绍了串行总线的特征和时序，并以串行2为例，给出了在51系列单片机上利用口线实现串行总线接口的方法和软件设计程序。 　　关键词单片机串行总线总线接口 　　1引言 　　--串行外设接口总线系统是一种同步串行外设接口，它可以使与各种外围设备以串行方式进行通信以交换信息。 　　外围设置、网络控制器、显示驱动器、转换器和等。 　　总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线串行时钟线、主机输入从机输出数据线、主机输出从机输入数据线和低电平有效的从机选择线有的接口芯片带有中断信号线或、有的接口芯片没有主机输出从机输入数据线。 　　由于系统总线一共只需3～4位数据线和控制即可实现与具有总线接口功能的各种器件进行接口，而扩展并行总线则需要8根数据线、8～16位地址线、2～3位控制线，因此，采用总线接口可以简化电路设计，节省很多常规电路中的接口器件和口线，提高设计的可靠性。 　　由此可见，在51系列等不具有接口的单片机组成的智能仪器和工业测控系统中，当传输速度要求不是太高时，使用总线可以增加应用系统接口器件的种类，提高应用系统的性能。 　　2总线的组成 　　利用总线可在软件的控制下构成各种系统。 　　如1个主和几个从、几个从相互连接构成多主机系统分布式系统、1个主和1个或几个从设备所构成的各种系统等。 　　在大多数应用场合，可使用1个作为控机来控制数据，并向1个或几个从外围器件传送该数据。 　　从器件只有在主机发命令时才能接收或发送数据。 　　其数据的传输格式是高位在前，低位在后。 　　总线接口系统的典型结构如图1所示。 　　当一个主控机通过与几种不同的串行芯片相连时，必须使用每片的允许控制端，这可通过的端口输出线来实现。 　　但应特别注意这些串行芯片的输入输出特性首先是输入芯片的串行数据输出是否有三态控制端。 　　平时未选中芯片时，输出端应处于高阻态。 　　若没有三态控制端，则应外加三态门。 　　否则的端只能连接1个输入芯片。 　　其次是输出芯片的串行数据输入是否有允许控制端。 　　因此只有在此芯片允许时，脉冲才把串行数据移入该芯片；在禁止时，对芯片无影响。 　　若没有允许控制端，则应在外围用门电路对进行控制，然后再加到芯片的时钟输入端；当然，也可以只在总线上连接1个芯片，而不再连接其它输入或输出芯片。 　　3在51系列单片机中的实现方法 　　对于不带串行总线接口的51系列单片机来说，可以使用软件来模拟的操作，包括串行时钟、数据输入和数据输出。 　　对于不同的串行接口外围芯片，它们的时钟时序是不同的。 　　对于在的上升沿输入接收数据和在下降沿输出发送数据的器件，一般应将其串行时钟输出口11的初始状态设置为1，而在允许接口后再置11为0。 　　这样，在输出1位时钟的同时，将使接口芯片串行左移，从而输出1位数据至51单片机的13口模拟的线，此后再置11为1，使51系列单片机从10模拟的线输出1位数据先为高位至串行接口芯片。 　　至此，模拟1位数据输入输出便宣告完成。 　　此后再置11为0，模拟下1位数据的输入输出……，依此循环8次，即可完成1次通过总线传输8位数据的操作。 　　对于在的下降沿输入数据和上升沿输出数据的器件，则应取串行时钟输出的初始状态为0，即在接口芯片允许时，先置11为1，以便外围接口芯片输出1位数据接收1位数据，之后再置时钟为0，使外围接口芯片接收1位数据发送1位数据，从而完成1位数据的传送。 　　图2所示为51系列单片机与存储器250082的硬件连接图，图2中，10模拟的数据输出端，11模拟的输出端，12模拟的从机选择端，13模拟的数据输入端。 　　下面介绍用51单片机的汇编语言模拟串行输入、串行输出和串行输入输出的3个子程序，实际 　　上，这些子程序也适用于在串行时钟的上升沿输入和下降沿输出的其它各种串行外围接口芯片如转换芯片、网络控制器芯片、显示驱动芯片等。 　　对于下降沿输入、上升沿输出的各种串行外围接口芯片，只要改变11的输出电平顺序，即先置11为低电平，之后再次置11为高电平，再置11为低电平……，则这些子程序也同样适用。 　　31串行输入子程序 　　从25008的线上接收8位数据并放入寄存器0中的应用子程序如下 　　11；使11时钟输出为1 　　12;选择从机 　　1，#08；置循环次数 　　111；使11时钟输出为0 　　；延时 　　，13；从机输出送进位 　　；左移至累加器 　　11；使10时钟输出为1 　　1,1；判断是否循环8次8位数据 　　0，；8位数据送0 　　32串行输出子程序 　　将51单片机中0寄存器的内容传送到25008的线上的程序如下 　　11;使11时钟输出为1