EDA实验一3-8译码器地设计.docVIP

实用文案 标准文档 《电子设计自动化》实验报告 实验一 实验名称：３－８译码器的设计 专业及班级： 姓名： 学号： 一、实验目的： 掌握组合逻辑电路的设计方法。 掌握VHDL语言的基本结构及设计的输入方法。 掌握VHDL语言的基本描述语句的使用方法。 二、实验步骤（附源代码及仿真结果图）： 建立工程，Quartus II --File--New project wizard（注意工程目录中不能出现中文字符，不能建立在桌面上）；弹出窗口如图2-3所示。 图2-3 New Project Wizard 窗口 点击next，在出现的对话框中输入如下项目信息： 项目路径，如：D:\EDA experiment\decoder38; 项目名称，如：decoder38。如图2-4所示： 图2-4 项目路径和项目名称对话框 点击2次next后，出现如图2-5所示的对话框： Device family中选择Cyclone IV E; Available devices中选择EP4CE115F29C7. 图2-5 器件选择窗口 点击next后，出现EDA工具设置对话框。在Simulation一行中，Tool Name选择ModelSim-Altera，Fomat(s)选择VHDL，如图2-6所示。 图2-6 EDA工具设置对话框 点击next，出现如图2-