专用集成电路课件第三章.pptVIP

尽量避免用门级描述——因为对于复杂的系统难以推出逻辑表达式，化简太繁琐！ 门级元件实例语句及其对应的 逻辑示意图 not NOT_1 (out1, out2, in) ; buf BUF_1 (bout1, bout2, bout3, bin) ; 门级元件实例语句及其对应的 逻辑示意图 bufif1 BF1 (d_bus, m_data, en) ; bufif0 BF0 (a, b, c) ; notif1 NT1 (out, in, ctr) ; notif0 NT0 (addr, a_bus, sel) ; d_bus BF1 m_data en out NT1 in ctr addr NT0 a_bus sel [例3.12.1] 调用门原语实现4选1数据选择器 注：首先必须根据逻辑功能画出逻辑电路图! * 输 入 输出 cntrl1 cntrl2 out 0 0 0 1 1 0 1 1 in1 in2 in3 in4 真值表 * 注：这里省略了所有的例化门元件名称！ Verilog HDL门级结构描述模块的设计模型 Verilog 结构描述（门级建模）模块基本结构 module 模块名 （端口列表）; 端口定义 input