实验2：组合电路设计设计一个四位的全加器,进位输出是课件.pptVIP

实验2：组合电路设计 1、设计一个四位的全加器，进位输出是快速进位位。 2、用IF语句和CASE语句设计一个4-16译码器。 实验1： 熟悉QUARTUS II软件的使用 实验报告：设计思路，流程图，程序及仿真波形！ 实验及综合设计要求：独立完成，结果验收 精品文档 实验3：时序电路设计 设计4位二进制同步加/减法可逆 计数器 输入： clr: 异步清零(高电平有效) clk: 时钟输入 load: 同步预置使能端(低电平有效) D3~D0: 4位二进制数输入端 updown： 加/减法控制信号 ( ‘1’加 ， ‘0’减 ) 输出： Q3~Q0: 4位二进制计数输出 CO: 进位输出 BO: 借位输出 CTRDIV16 CT=0 2CT=15 3D [1] [2] [4] [8] CO CLR LOAD UPDOWN CLK Q0 Q1 Q2 Q3 D0 D1 D2 D3 BO 1CT=0 完成报告：设计思路，流程图，程序及仿真波形！ 精品文档 综合设计：多路波形发生器的设计 基本要求： 1、对输入时钟信号进行分频，实现三