基于fpga的电子钟设计文档.docVIP

目 录 第一章 绪 论 1 第二章 可编程逻辑器件概述及设计方案 2 2.1 CPLD/FPGA概述及VHDL语言的特点 2 2.2可编程逻辑器件的分类和发展历程 4 2.3 EPF10K10LC84-4芯片简介 5 2.4 电子时钟的设计方案 6 第三章 系统电路设计 7 3.1 总体设计 7 3.2 显示电路设计 9 3.2.1 分频器电路 10 3.2.2 扫描电路电路 12 3.2.3 BCD码多路选择器 13 3.2.4 BCD译码器 14 3.2.5 位选码电路 15 3.3 电子时钟计数器电路设计 16 3.3.1 秒和分计数器设计 16 3.3.2 小时计数器设计 18 总 结 24 参考文献 25 致 谢 26 第一章 绪 论 时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的不断发展，人们对时间计量的精度要求越来越高，应用越来越广。现今，高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都采用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替显示器代替指针显示进而显示时间，减小了计时误差，这种表具有时，分，秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好。20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能更进一步，产品更新代的节奏也越来越快。 现代电子设计技术的核心是EDA ( Electronic Design Automation ) 技术。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL (Hardware Description Language)为系统逻辑描述手段完成的设计文件。 20世纪80年代末，出现了FPGA（Field Programmable Gate Array）,CAE和CAD技术的应用更为广泛，它们在PCB设计的原理图输入，自动布局布线及PCB分析，以及逻辑设计、逻辑仿真、布尔综合和化简等方面担任了重要的角色，为电子设计自动化必须解决的电路建模、标准文档及仿真测试奠定了基础。硬件描述语言是EDA技术的重要组成部分，VHDL是作为电子设计主流硬件的描述语。本论文就是应用VHDL语言来实现的电路设计。VHDL语言是标准硬件描述语言，能形式化抽象表示电路结构及行为，支持逻辑设计中层次领域的描述，借用了高级语言的精巧结构简化电路描述，具有电路模拟与验证及保证设计的正确性，支持电路由高层向低层的综合变换，便于文档管理，易于理解和设计重用。ltera公司的FPGA产品并以其专门开发软件为平台，运用VHDL硬件描述语言设计一个电子时钟。CPLD/FPGA以高集成度、高速度和高可靠性而著称，运用FPGA进行产品开发，其开发周期短，投资风险小，产品上市速度快，决定其有着无比的市场前景，是现代EDA技术中广泛运用的硬件。 该系统通过VHDL语言和原理图混合应用的方式来实现电子时钟的设计，并下载到硬件之中进行验证。我们将电子时钟的设计分成了四大模块，分别是时间计数器模块；键盘控制模块；显示电路模块和时间调整模块。 本次设计主要让我们掌握CPLD/FPGA的研发过程，掌握VHDL语言的编程思想及过程，以及电子时钟基本功能和实现的基本原理。 第二章 可编程逻辑器件概述及设计方案 可编程逻辑器PLD（Programmable Logic Device）是20世纪70年代发展起来的一种新的集成器件。PLD是大规模集成电路技术发展的产物，是一种半定制的集成电路，结合计算机的软件技术（EDA技术）可以快速、方便地构建数字系统。 2.1 CPLD/FPGA不论是简单的还是复杂的数字系统都是由基本门来构成的，如与门、或门、非门、传输门等。 人们发现，不是所有的基本门都是必须的，如用与非门单一基本门就可以构成其他的基本门。任何的组合逻辑函数都可以化为“与—或”表达式。即任何的组合电路（需要提供输入信号的非信号），可以用“与门—或门”二级电路实现。同样，任何时序电路都可由组合电路加上存储元件，即锁存器、触发器、RAM构成的。由此人们提出了一种可编程电路结构，即乘积项逻辑结构。 当然，“与—或”结构组成的PLD器件的功能比较简单。此后，人们又从ROM工作原理、地址信号与输出数据间的关系以及ASIC 的门阵列法中获得启发，构造另外一种可编程的逻辑结构，那就是SRAM查表的方式，并使用多个查找表构成了一个查表阵列，称为可编程门阵列（Programmable Gate Array） 可编程逻辑器件的两种主要类