EDA乐曲播放器设计.docVIP

实验六 乐曲播放器设计 一、实验目的 实验八　　序列信号发生器和序列信号检测器 实验八　　序列信号发生器和序列信号检测器 实验八　　序列信号发生器和序列信号检测器 实验八　　序列信号发生器和序列信号检测器 1．熟悉EDA技术开发流程； 2．学习利用数控分频器设计硬件乐曲演奏电路。 二、实验要求 使用层次设计方法，实现乐曲播放器的设计。可以通过LPM_ROM存储节拍音符数，装载多首乐曲供播放选择，可手动或自动选择歌曲。 三、实验设计思路/原理图 主系统由三个模块组成，分别为NoteTabs、tonetaba、SPEAK三个功能模块；如下图所示： 下面分别来介绍这三个模块的功能： 1) 音符的频率由SPEAK（数控分频器）得到，由其clk端输入一具有较高频率（实验箱上6MHz效果不错）的信号，通过SPEAK分频后由SPEAKER输出，由于直接从数控分频器中出来的输出信号是脉冲极窄的脉冲式信号为有利于驱动扬声器，再进行2分频，然后送到输出端； 2) 音符的持续时间根据乐曲的速度即每个音符的节拍数来确定。tonetaba模块的功能首先是为SPEAK提供决定所发音符的分频预置数，而此数在SPEAK输入口停留的时间即为此音符的节拍值，每一音符的停留时间由音乐节拍和音调发生器模块NoteTabs的clk的输入频率共同决定； 3) 音符数据ROM的地址发生器。 在NoteTabs中设置了一个10位二进制计数器，最大计数值为1014，作为音符数据ROM的地址发生器。这个计数器的计数频率选为4Hz，即每一计数值的停留时间为0.25秒，恰为当全音符设为1秒时，四四拍的4 分音符持续时间。随着NoteTabs 中的计数器按4Hz 的时钟速率做加法计数时，即随地址值递增时，音符数据将从ROM 中通过q 端口输出到tonetaba 模块，乐曲就这样连续地演奏起来了。原理图如下： 四、实验程序 1、NoteTabs模块 1）可供选择控制模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY count IS PORT(CLK,RST:IN STD_LOGIC; SEC:IN STD_LOGIC_VECTOR(1 DOWNTO 0);--选择控制； CQ: OUT STD_LOGIC_VECTOR(9 DOWNTO 0));--控制输出； END; ARCHITECTURE BEHAV OF count IS BEGIN PROCESS(CLK,RST,SEC) VARIABLE CQI:STD_LOGIC_VECTOR(9 DOWNTO 0); BEGIN IF CQI=1015 OR RST=1 THEN CQI:=(OTHERS=0);--复位或计数溢出； ELSIF CLKEVENT AND CLK=1 THEN CASE SEC IS WHEN 00=IF CQI1014 THEN—SEC为00时正常播放乐曲； CQI:=CQI+1; ELSE CQI:=(OTHERS=0); END IF; WHEN 01=IF CQI135 THEN-- SEC为01时播放第一首乐曲； CQI:=(OTHERS=0); ELSE CQI:=CQI+1; END IF; WHEN 10=IF CQI135 OR CQI551 THEN -- SEC为10时播放第二首乐曲； CQI:=0010010000;--从144开始计数； ELSE CQI:=CQI+1; END IF; WHEN 11=IF CQI551 THEN—SEC为11时播放第三首乐曲； CQI:=1000110000;--从560开始计数； ELSE CQI:=CQI+1; END IF; END CASE; END IF; CQ=CQI; END PROCESS; END BEHAV; 2）ROM地址发生器 LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY lpm; USE lpm.all; ENTITY music IS PORT (address : IN STD_LOGIC_VECTOR (9 DOWNTO 0); inclock : IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR (4 DOWNTO 0)); END music; ARCHITECTURE SYN OF music IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (4 DOWNTO 0); COMPONENT lpm_rom GENERIC