西安邮电大学电子工程学院集成电路工艺原理与实践第十章 工艺集成.pptVIP

第十章 工艺集成 10.1 集成电路中的隔离 10.1.1 MOS集成电路中的隔离 目的：防止形成寄生的导电沟道，即防止场区的寄生场效应晶体管开启。 防止办法：提高寄生场效应晶体管的阈值电压。 提高方法：①增加场区二氧化硅的厚度； ②增大氧化层下沟道的掺杂浓度，即形成 沟道阻挡层。 工艺实现方法： 1.LOCOS 局部硅氧化 SiO2层+Si3N4层 P313 图10.2 2.STI浅槽隔离 P315 图10.5 PN结隔离工艺流程 存在问题： 1.隔离区较宽，使集成电路的有效面积减少，不利于集成电路集成度的提高； 2.隔离扩散引入了大的收集区-衬底和收集区-基区电容，不利于集成电路速度的提高。 10.2 双极集成电路工艺流程（npn晶体管） npn晶体管管芯工艺流程 标准埋层双极晶体管工艺流程（SBC） 10.3 CMOS工艺集成 CMOS集成电路剖面结构示意图1.1 反相器工艺流程上图中所示的有源器件分为两种类型，分别对应图1.2所示电路中的NMOS和PMOS器件。 典型的CMOS工艺流程 1.2.1 选取合适的原始晶圆片 即要确定原始晶圆片的掺杂类型（N型或P型）、电阻率（反映掺杂水平）、晶向、晶圆片的直径以及其他一些与晶圆片的平整度、微量杂质含量等因素有关的参数。 这里我们以反相器