电子科技大学成都学院集成电路原理课件第十二章 芯片工程与多项目晶圆MPW加工服务.pptVIP

第11章芯片工程与多项目晶圆MPW加工服务 11.1 多项目晶圆MPW (multi-project wafer)加工服务 11.2 美国的MOSIS及国外的多项目晶圆加工服务 11.3 台湾地区的多项目晶圆加工服务 11.4 大陆的多项目晶圆加工服务 11.5 我国现有主要Foundry情况摘要 11.1 多项目晶圆MPW加工服务 集成电路无生产线设计与代工制造的FF (Fabless and Foundry)模式体现着分工合作的现代大生产潮流。但是，要采用这种模式开展集成电路设计人才培养、技术研究和小规模创业，仍有一系列问题需要解决。首先FF模式是一条很长的技术和管理的链，链中存在着各种环节。同时，无生产线IC设计与代工制造之间需要建立信息流和物流的渠道。要连通技术和管理的所有环节，要开辟信息流和物流的全部渠道，需要投入巨大的人力、物力和财力。这无疑不是每一个教育和研究单位，或是一个中小公司所能够和所值得去做的。 因此，工业发达国家通过组织大生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，已经取得成效。其做法是，由政府有关部门资助；由一至几所大学或研究所作为龙头单位，负责人员培训，技术指导，版图汇总，组织芯片的工艺实现，性能测试和封装；各大学微电子学科的教师，本科和研究生，研究机构的课题组，以及中小电子企业作为工程直接受益群体，以志愿形式参加，按占用芯片面积支付芯片制造费，并支付必要的人员培训，芯片测试与封装等费用；工艺实现单位按协议参加芯片工程，从芯片制造和以后的批量生产中得到利益；电路设计自动化软件提供单位按协议参加芯片工艺，优惠提供软件产品，通过扩大产品销量和开辟潜在市场得到利益。 在这样的芯片工程中，除了IC设计工具代购和人才培训之外，芯片工程组织单位的一项重要任务，就是开展多项目晶圆MPW (multi-project wafer)技术服务。 MPW技术最初是集成电路研发机构为减低芯片开发成本而引入的芯片制造技术。我们知道，现在国际上主流的硅片直径为8英寸，如果在同一硅片上只试制一种集成电路，这样芯片研发的成本可能就非常高。例如，单纯制0.35μm CMOS工艺的一套掩膜就需支付数万美元， 一次流片又要上万美元。如果将5～10万美元的费用仅用于一种芯片的试制，如果不是一次流片成功，那费用和风险就太高了，不要说是一个学校或研究所的研究课题，就是一个大型公司的项目，也都难以承担。如图1所示，MPW技术是把几到几十种工艺上兼容的芯片拼装到一个宏芯片(Macro-Chip) 上，然后以步进的方式排列一到多个晶圆上。这样可使昂贵的制版和硅片加工费用就由几十种芯片分担。如果同时加工50种芯片，则每种芯片的制造费用就大约减少到单独制造时的1/50，从而极大地降低了宏芯片研制成本。事实上，在一个晶圆上还可以通过变换版图数据交替地布置多种宏芯片。 图1 芯片、宏芯片和以宏芯片为单元步进构成的多项目晶圆 随着制造工艺的提高，流片费用不断上涨，一次0.6微米5″~ 6″CMOS工艺工程流片费（包括制版费）需要20~30万元，而一次0.35微米8″CMOS工艺工程流片费（包括制版费）需要上百万元，因此，随着工艺的提升，工程坯流片费用已经成为阻碍中小设计企业发展和培养集成电路设计人员的一大障碍。 多项目晶圆(Multi Project Wafer)就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型（Prototype）设计阶段的实验、测试已经足够。而该次制造费用就由所有参加MPW的项目按照芯片面积分摊，成本仅为单独进行原型制造成本的5%~10%，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。出于经济原因，Foundry更倾向于接受量大的晶圆加工服务，多项目晶圆则为小批量生产提供了有效的途径。 一般情况下，不同的设计单位在自己的设计环境下，得到集成电路的最终（版图）描述，通常是以GDSII格式或者CIF格式描述。在MPW服务中心将多个集成电路设计合并成一个规则的面积较大的图形，MPW加工服务中心将这个合并后的图形送到集成电路代加工线，由代加工线制成掩模版后进行芯片制造；由专门的测试机构或者MPW服务中心进行划片（切割）、测试，最后由MPW服务中心交还原来的集成电路设计单位。 什么是原型？ 1. 原型的定义 原型(prototyp