- 1、本文档共60页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
(3)Xi、Yi与 Ai、Bi的对应关系如下: 下面讨论它的逻辑功能 (1)M=L 1)异或门G21、G23、G25、G27输出为? (2)M=H G13~G16输出均为1,位间不发生关系。 F0~F3为: 三、译码器:(P25) 四、数据选择器:(P26) 2.5 时序逻辑电路 时序逻辑电路不但与当前的输入状态有关,而且还与电路以前的输入状态有关。时序电路内必须有存储信息的记忆元件---触发器。 二、寄存器和移位寄存器(P30) 寄存器是计算机的一个重要部件,用于暂存数据、指令等。它由触发器和一些控制门组成。在寄存器中,常用的是正边沿触发D触发器和锁存器。 2.6 阵列逻辑电路 阵列逻辑电路近年来得到了迅速的发展。“阵列”是指逻辑元件在硅芯片上以阵列形式排列,这种电路具有设计方便、芯片面积小、产品成品率高、用户自编程、减少系统的硬件规模等优点。 一、只读存储器 ROM (P34) ROM 的结构 二、可编程序逻辑阵列 PLA (P36) 可编程序逻辑阵列(programmable logic array,简称PLA)是ROM的变种,也可以说是一种新型的ROM。它和ROM不同之处是PLA的与阵列、或阵列都是用户可编程的。PLA在组成控制器、存储固定函数以及实现随机逻辑中有广泛的应用。 5.PLA器件的电路图 三、可编程序阵列逻辑 PAL (P40) 可编程序阵列逻辑(programmable array logic,简称PAL)也是ROM的变种,它和ROM不同处是PAL的与阵列是用户可编程的,而或阵列是用户不可编程的。PAL在计算机中也有广泛的应用。 四、通用阵列逻辑 GAL (P41) 通用阵列逻辑(general array logic,简称GAL)是一种比PAL功能更强的阵列逻辑电路。在它的输出有一个逻辑宏单元,通过对它的编程,可以获得多种输出形式,从而使功能大大增强。 五、门阵列(GA)、宏单元阵列(MA)、标准单元阵列(SCA) (P44) 门阵列(gate array,简称GA)是一种逻辑功能很强的阵列逻辑电路。在芯片上制作了排成阵列形式的门电路,根据用户需要对门阵列中的门电路进行互连设计,再通过集成电路制作工艺来实现互连,以实现所需的逻辑功能。 宏单元阵列(macrocell array,简称MA)是一种比GA功能更强、集成度更高的阵列电路,在芯片上排列成阵列的除门电路外还有触发器、加法器、寄存器以及ALU等。 标准单元阵列又称为多元胞阵列(p01ycellarray),它以预先设计好的功能单元(称为标准单元或多元胞)为基础,这些单元可以是门、触发器或有一定功能的功能块(如加法器)。在标准单元阵列中,所有单元都是根据用户逻辑图的需要安排在芯片上,没有浪费,所以不是半用户器件,而是用户器件。 六、可编程序门阵列(PGA)(P52) 可编程门阵列(programmable gate array,简称PGA)是一种集编程设计灵活和宏单元阵列于一体的高密度电路。它与GA,MA的一个区别在于,PGA内部按阵列分布的宏单元块都是用户可编程的。即用户所需逻辑可在软件支持下,由用户自己装入来实现的,而无需集成电路制造工厂介入,并且这种装入是可以修改的,因而其连接十分灵活。 它主要由四个部分组成: (1)可编程序逻辑宏单元(CLB)。(2)可编程序输入输出宏单元(10B)。(3)互连资源。(4)重构逻辑的程序存储器。 4)第4组进位逻辑式 组内: C13 = G13 + P13CⅢ C14 = G14 + P14G13 + P14P13CⅢ C15 = G15 + P15G14 + P15P14G13 + P15P14P13CⅢ 组间: C16 = G16 + P16G15 + P16P15G14 + P16P15P14G13 + P16P15P14P13CⅢ GⅣ PⅣ 所以 CⅣ = GⅣ + PⅣCⅢ 5)各组间进位逻辑 CI = GI + PIC0 CⅡ = GⅡ + PⅡCI CⅢ = GⅢ + PⅢ CⅡ CⅣ = GⅣ + PⅣCⅢ = GⅡ + PⅡGI + PⅡPIC0 = GⅢ + PⅢ GⅡ + PⅢ PⅡGI + PⅢ PⅡPIC0 = GⅣ + PⅣ GⅢ + PⅣPⅢ GⅡ + PⅣ PⅢ PⅡGI + PⅣPⅢ PⅡPIC0 Co CⅣ Co CⅣ 7)进位传递过程?
文档评论(0)