济南大学物理科学与技术学院数字电子技术课件第五章 时序逻辑电路（5）.ppt

* 一、可编程逻辑器件的概念与特点 是由编程来确定其逻辑功能的器件。 Programmable Logical Device，简称 PLD ● 逻辑电路的设计和测试均可在计算机上实现，设 计成功的电路可方便地下载到 PLD，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。 特 点 ● 用 PLD 实现的电路容易被修改。这种修改通过对 PLD 重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。 PLD 使硬件也能象软件一样实现升级，因而被认为是硬件革命。 ● 较复杂的数字系统能用1片或数片 PLD 实现，因而，应用 PLD 生产的产品轻小可靠。此外，PLD 还具有硬件加密功能。 ● 应用 PLD 设计电路时，需选择合适的软件工具。 5.5 可编程逻辑器件 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 二、可编程逻辑器件的基本结构 　　输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。 输入缓冲电路 (a)一般画法 (b)PLD 中的习惯画法 (a) (b) A A A A A A 　　由多个多输入与门组成，用以产生输入变量的各乘积项。 例 如 C A B C C A B B A W7 = ABC A B C W0 = 与阵列 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 二、可编程逻辑器件的基本结构 PLD 器件中连接的习惯画法 固定连接 可编程连接 断开连接 PLD 中与门和或门的习惯画法 (a) (b) Y C A B C B A A C B Y Y Y C B A ≥1 　　由多个多输入与门组成，用以产生输入变量的各乘积项。 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 C A B C C A B B A W7 = ABC A B C W0 = ● ● ● ● ● ● 　　与阵列的PLD 习惯画法 二、可编程逻辑器件的基本结构 由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC 例 如 A B C ● ● ● Y3 Y2 Y1 ● ● ● ● ● ● ● ● ● ● ● ● ● 与阵列 或阵列 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 　　由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。 二、可编程逻辑器件的基本结构 由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 　　PLD 的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。 二、可编程逻辑器件的基本结构 三 分类 1. 按可编程情况分 80年代初 可组态 固定 可编程 GAL 70年代末 固定 固定 可编程 PAL 70年代中 固定 可编程 可编程 PLA 70年代初 固定 可编程 固定 PROM 出现年代 输出电路 或阵列 与阵列 分 类 (1) PROM — 可编程只读存储器 I2 I1 I0 O2 O1 O 0 与阵列 (固定) 或阵列 (可编程) 缺点： ? 只能实现标准 与或式 ? 芯片面积大 ? 利用率低,不经济 用途： ? 存储器 ? 函数表 ? 显示译码电路 (Programmable Read Only Memory） (2) PLA — 可编程逻辑阵列 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (可编程) 优点： ? 与阵列、或阵列 都可编程 ? 能实现最简与或式 缺点： ? 价格较高 ? 门的利用率不高 (Programmable Logic Array) (3) PAL — 可编程阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： ? 速度高 ? 价格低 ? 采用编程器现场 编程 缺点： ? 输出方式固定 一次编程 (Programmable