计数器及其应用实验心得.docxVIP

计数器及其应用实验心得 　　数字电子技术实验报告　　实验四：计数器及其应用　　一、实验目的：　　1、熟悉常用中规模计数器的逻辑功能。　　2、掌握二进制计数器和十进制计数器的工作原理和使用方法。　　二、实验设备：　　1、数字电路实验箱；　　2、74LS90。　　三、实验原理：　　1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆计数器等。　　2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在74LS90计数器电路中，设有专用置“0”端R0，R0和置“9”端S9S9。其中前两个为异步清0端，后两个为异步置9端。CP1,CP2为两个。　　时钟输入端；Q0~Q3为计数输出端。当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制。　　四、实验原理图及实验结果：　　1、实现0～9十进制计数。　　1）实验原理图如下：　　2）实验结果：　　解码器上依次显示0~9十个数字。　　2、实现六进制计数。　　1）实验原理图如下：　　2）实验结果：解码器上依次显示0~5六个数字。　　3、实现0、2、4、6、8、1、3、5、7、9计数。　　1）实验原理图如下：　　2）实验结果：　　解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。　　五、实验结果分析：　　1、　　2、　　3、实验要求实现0~9十进制计数，结合实验结果知所设计的电路符合要求。实验要求实现六进制计数，结合实验结果知所设计的电路符合要求。实验要求实现0、2、4、6、8、1、3、5、7、9计数，结合实验结果知所设　　计的电路符合要求。　　六、实验心得体会：　　通过这次实验，我对74LS90有了一定的了解，并会用它来实现一些功能，在　　实验的过程中我遇到了一些问题，但后来在同学和老师的帮助下还是顺利的完成了实验，我学到了很多；通过这次实验，我对5421码掌握的更好了。　　安徽师范大学　　专业名称实验室实验课程实验名称姓名学号同组人员实验日期软件工程数字逻辑计数器及其应用　　实验4计数器及其应用　　一、实验目的　　1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理　　计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。　　计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。　　1、中规模十进制计数器　　CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。　　图5－　　9－1CC40192引脚排列及逻辑符号　　图中LD—置数端CPU—加计数端CPD—减计数端CO—非同步进位输出端BO—非同步借位输出端　　D0、D1、D2、D3—计数器输入端　　Q0、Q1、Q2、Q3—数据输出端CR—清除端　　CC40192的功能如表5－9－1，说明如下：表5－9－1　　当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。　　当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD接高电平，计数脉冲由CPU输入；在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入，表5－9－2为8421　　码十进制加、减计数器的状态转换表。加法计数表5－9－　　减计数　　2、计数器的级联使用　　一个十进制计数器只能表示0～