计数器电路实验报告.docxVIP

计数器电路实验报告 　　实验5计数器实验电路　　1实验目的　　掌握计数器的工作原理及特性　　采用触发器及集成计数器构成任意进制计数器2实验仪器与元器件实验仪器　　数字电路实验箱、数字万用表、示波器芯片　　74LS00/74ls0474LS4874LS161共阴数码管电位器电阻等其它元件若干3预习要求　　预习计数器相关内容。作出预习报告。4实验原理　　计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以实现定时、分频、产生节拍脉冲和脉冲序列等。计数器的种类很多，按时钟脉冲输入方式的不同，可以分为同步计数器和异步计数器。按进位体制不同，可以分二进制和非二进制计数器。按计数的增减趋势，可分加法或减法计数器等。目前，无论是TTL还是CMOC集成电路，都有品种齐全的中规模集成计数电路。作为使用者可以借助器件手册提供的功能表和工作波形以及引脚分布图，就能正确地使用这些器件。异步计数器　　异步计数器是指计数脉冲不是直接加到所有触发器的时钟脉冲端。这样，当一个计数脉冲作用后，计数器中某些触发器的状态发生变化，而其它触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。　　在设计模为整数N的异步计数器时，如果N?2，则为二进制计数器，例如设计　　4　　K　　一个4位二进制计数器，N?2?16，K=4，用4个触发器级联即可。如果N不等于2的整次幂，则是非二进制计数器，这时，可将N写N=2*N1　　其中N1为奇数,这样由模为2和模为N1的两个计算器级联而成,其中模为N1的计数器通常用反馈的方法构成.例如设计一个异步十进制计数器,可令2=2,N1=5,就是用一个模2计数器和一个模5计数器级联.图所示集成触发器74LS74构成的异步十K　　1　　K　　K　　触发器,再由低位触发器的Q端和高一位的CP端相连接而成。　　同步计数器　　为了提高计数的速度，可采用同步计数器，所谓同步就是计数脉冲同时连接在各位触发器的时钟脉冲输入端，当计数脉冲来到时，应该翻转的触发器在同一时刻翻转。因此，同步计数器的工作速度比异步计数器快。同步计数器的设计可按“状态表+卡诺图+写出各触发器控制输入端的逻辑方程”，进行，然后画出逻辑电路。也可以根据状态表中各触发器输出的变化规律，直接写出各触发器控制输入端的逻辑方程，最后画出逻辑电路图。例如设计一个同步十进制加法计数器，其状态转换表如表所示。采用双JK触发器74LS76，通过分析状态转换表，可得到各触发器控制输入端的逻辑方程如下。表6.(来自:写论文网:计数器电路实验报告)1十进制加法计数器状态转换表第一位触发器Q0，每来一个时钟脉冲CP，其状态翻转一次，则J0?K0?1。第二位触发器Q1，在Q0?1时，来一个时钟脉冲CP，其状态翻转一次，而在Q3?1时不翻转，故J1?Q0Q3，K1?Q0.。　　第三位触发器Q2，在Q1?Q0?1时再来一个时钟脉冲CP其状态就翻转，故　　J2?K2?Q1Q0。　　第四位触发器Q3，在Q2?Q1?Q0?1时，再来一个钟脉冲CP其状态就翻转，并在第十个CP触发后，　　实际工作中,人们很少使用中、小规模触发器构成各种计数器，而是直接选用集成电路计数器产品。集成计数器的类型很多，例如有:LS/HC系列和CMOS序列的2×5进制异步计数器74LS90、74LS390，2×6进制异步计数器74LS92，可预置同步4位二进制计数器74LS161/C40161，可预置双时钟同步可逆BCD计数器74LS192/C40192等。下面介绍集成计数器74LS161。　　集成计数器74LS161　　74LS161是4位二进制同步加计数器。图是它的引脚分布图，其中RD是异步清零端，LD是预置数控制端，A、B、C、D是预置数据输入端，EP和ET是计数使能端，RCO是进位输出端，它的设置为多片集成计数器的级联提供了方便。它的逻辑功能见表　　RDGND　　VccRCOQAQBQCQDETLD　　根据表可知,74LS161具有下列功能.①异步清零当RD=0时,不管其它输入端的状态如何(包括时钟信号CP),计数器输出将被直接置零,称为异步清零。　　②同步并行预置数当RD=1，LD=0、时钟脉冲CP的上升沿到达时，不管其它控制信号什么状态，A、B、C、D输入端的数据将分别被QA~QD所接收。如果没有时钟脉冲上升沿到达，尽管LD=0也不能将预置数据置入QA~QD。所以这个置数操作要与CP上升沿同步，且A~D的数据同时　　置入计数器，称为同步并行预置数。　　③保持在RD=LD=1的条件下，当ET·EP=0,即两个计数使能端中有0时,不管有无CP脉冲作用,计数器都将保持原有状态不变,停止计数，需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变。而