基于单片机和FPGA的位同步信号提取(附程序)【毕业设计论文】.DOC

湖南工程学院 毕业设计论文 题 目： 基于单片机和FPGA的位同步信号提取 专业班级： 电子信息工程 湖南工程学院应用技术学院毕业设计(论文) 诚 信 承 诺 书 本人慎重承诺和声明：所撰写的《基于单片机和FPGA的位同步信号提取》是在指导老师的指导下自主完成，文中所有引文或引用数据、图表均已注解说明来源，本人愿意为由此引起的后果承担责任。 设计(论文)的研究成果归属学校所有。 学生(签名) 年 月 日 湖南工程学院应用技术学院 毕业设计（论文）任务书 设计（论文）题目： 基于单片机和FPGA的位同步信号提取 姓名 李国冀 专业 电子信息工程 班级 0281 学号 16 指导老师 刘正青 职称 实验师 教研室主任 刘望军 一、基本任务及要求： 本课题是设计一具有通用性的输入信号的位同步提取系统，系统可以实现10HZ~1MHZ的信号同步。使用单片机进行实时控制现场可编程逻辑门阵列FPGA完成位同步信号提取，通过理论和实验研究，完成硬件电路和软件设计并试制样机，要求完成： 1、单片机实时控制FPGA，完成实时频率跟踪测量和自动锁相； 2、在FPGA 内部，设计完成以下部分： A、全数字锁相环DPLL，主要包含：数控振荡器、鉴相器、可控模分频器 B、LED动态扫描电路、FPGA和单片机的数字接口，以完成两者之间的数字传递 3、 设计辅助电路：键盘、LED； 二、进度安排及完成时间： （1）第二周至第四周：查阅资料、撰写文献综述和开题报告； （2）第五周至第六周：毕业实习； （3）第六周至第七周：项目设计的总体框架：各个模块以及各个模块之间的关系确定，各个模块的方案选择与各个模块的所用主要器件的确定； （4）第八周至第十三周：各个模块的主要器件熟悉及相关知识的熟悉；各个模块的具体任务实现：硬件电路、软件编程； （5）第十四周至第十五周：系统的总体仿真与调试 （6）第十六周至第十七周：撰写设计说明书 ； （7）第十八周：毕业设计答辩； TOC \o 1-4 \h \z \u 目 录 摘 要 h 错误！未定义书签。 Abstract h 错误！未定义书签。 引 言 h 错误！未定义书签。 第1章 绪 论 h 错误！未定义书签。 1.1 位同步技术当前的发展 h 错误！未定义书签。 1.2 EDA简介 3 1.3 8051型单片机 h 错误！未定义书签。 1.4 FPG